Устройство для ввода двоичной информации

 

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свыд-ву (22) Заявлено 02.06.80 (2! ) 2036082/18-09 (51)М. Кл.

Н 04 J 3/06 с присоединением Заявки М

)аеударстеанный комитет (23)Приоритет па делам изобретений н открытий

Опубликовано 30.04.82. Бюллетень М 16

Лата опубликования описания 03.06.8д (53) УДК 621.394, . 662 (088. 8 ) (72) Авторы изобретения

B. Н. Дударов и В. А. Максименко т . (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ВВОДА ДВОИЧНОЙ ИНФОРМАЦИИ

Изобретение относится к технике, пере- . дачи двоичной информации и может использоваться при сопряжении устройств обработки информации с каналами связи.

Известно устройство для ввода двоичной информации, содержащее анализатор

5 отсутствия сигналов, блок формирования тактовых частот и регенерации, блок памяти, распределители записи и считывания, блок сравнения, дополнительный блок сравнения и анализатор фазового

16 сдвига (1g.

Недостатком известного устройства является его. ненадежность и неспособность выдавать непрерывную информацию

t5 при входной информации в виде отдельных посылок, что вызвано наличием асинхронных сбоев" при фазировании моментов записи и считывания. Кроме того, такая задача потребовала бы в известном устройстве применения большого объема памяти.

Наиболее близким техническим решением является устройство для ввода двоичной информации, содержащее формирователь тактовой частоты, выход которого подключен к первому входу распределителя записи, выход которого соединен с первыми входами блока памяти и реверсивного счетчика, второй вход которого соединен с вторым входом блока памятии с выходом распределителя считываниями, Однако это устройство имеет низкую достоверность.

Цель изобретения — повышение достоверности.

Для достижения указанной цели в устройство для ввода двоичной информации, содержащее формирователь тактовой частоты, выход которого подключен к первому входу распределителя запйси, выход которого соединен с первыми входами памяти и реверсивного счетчика, второй вход которого соединен с вторым входом блока памяти и с выходом распределителя считывания, введены формирователь управляющего сигнала, сумматор, порогоформирователь 6 через распределитель 2 записи будет последовательно разрешать запись информации в первые и /2 регистров, а подачу тактовых импульсов с частотой Fr — на счетные входы сложения первых и /2 счетчиков. Т.е. первая, пришедшая по каналу связи информационная посылка, запишется в первый регистр блока 4, при этом число символов в посылке будет храниться в первом счетчике, вторая посылка запишется во второй регистр, а число символов во второй посылке - ao второй счетчик и т.д. пока не заполняется и /2 регистров и, соответственно, счетчиков. После этого формирователь 6 через распределитель считыва> ния 5 подключает первый регистр к выходу устройства, а выход управляемого генератора 9, вырабатывающего тактовые импульсы считывания с частотой

F — к входу первого блока 4 и счетСЧ ному входу вычитания первого счетчика реверсивного счетчика 3. После считывания на выход последнего символа первой посылки с первого регистра первый счетчик обнуляется и формирователь 6 подключает к выходу второй регистр, а импульсы считывания поступают на второй регистр и второй счетчик и т.д.

Процесс считывания и выдачи информации идет непрерывно. При этом одновременно происходит запись. приходящих информационных посылок в соответствующие свободные регистры блока 4 памяти.

Процессом записи и считывания управляет формирователь 6, на вход которого поступают данные с состоянии каждого из счетчиков реверсивного счетчика 3.

Считывание информации происходит строго в той же последовательности, что и запись.

В процессе работы содержимое блока памяти будет изменяться: или колебаться около некоторого среднего значения, или с течением времени расти, или уменьшаться. Это содержимое постоянно оценивается сумматором 7, который складывает содержимое всех счетчиков реверсивного счетчика 3 и вырабатывает код,, который через пороговый блок 8 управляет частотой Fcw управляемого генератора 9. Если,Е, не выходи-. за пределы выбранных порогов, то частота F <> имеет вэминальное значение. При превьш ении величиной верхнего .порога пороговый блок 8 изменяет код на входе управляе.— мого генератора 9 так, что частота Fc возрастает, считывание информации про50

3 924885 вый блок и управляемый генератор, выход которого подключен к первому входу распределителя считывания, второй вход которого соединен с первым выходом формирователя управляющего сигнала, входы которого соединены с выходами реверсивного счетчика и с входами сумматора, выход которого через пороговый блок подключен к входу управляемого генератора, причем второй ьыход формировате- 10 ля управляющего сигнала соединен с вторым входом распределителя записи, а вход формирователя тактовой частоты соединен с третьим входом блока памяти, выход которого подключен к третьему вхо4% ду распределителя считывания., На чертеже представлена структурная электрическая схема предлагаемого устройства.

Устройство для ввода двоичной ин- 20 формации содержит формирователь l тактовой частоты, распределитель 2 записи, реверсивный счетчик 3, блок 4 памяти, распределитель 5 считывания, формирователь 6 управляющего сигнала, 3 .сумматор 7, пороговый блок 8,управляемый генератор 9.

Устройство работает следующим образом.

На вход поступают отдельные информационные бинарные посылки, состоящие из Ni d. (где Л (< N ) символов следующих с тактовой частотойР, причем возможны случаи, когда каждая 1-я или (1+1)-я посылка отсутствует, например, каждая 7-я или 8-я посылка.

При этом закон чередования отсутствующей посылки носит случайный характер.

С выхода устройства снимается непре40 рывная информация с тактовой частотой считываниЯ F ч (< Рт, пРи этом за последним символом предыдущей посылки сразу следует первый символ последующей посылки, задержка или

"нахлест" символов недопустим; Период 45 следования входных посылок T N(E,„ а частоты ЕСЧ и Р. не кратны, поэтому за время 7 число записанных и сосчитанных символов неодинаково, и в блоке памяти 4 за каждый период Т будет возникать избыток или недостаток информации.

Блок 4 состоит из отдельных р регистров оперативной памяти (не показанных), каждому из которых соответствует свой счетчик в реверсивном счетчике 3. Перед началом работы содержимое счетчиков равно нулю, при этом

924885 6 динен с вторым входом блока памяти и с выходом распределителя считывания, о т л и ч а ю ш е е с я тем, что, с целью повышения достоверности, в него

5 введены формирователь управляюшего сигнала, сумматор, пороговый блок и управляемый генератор, выход которого подключен к первому входу распределителя считывания, второй вход которого соединен с первым выходом формирователя управляюшего сигнала, входы которого соединены с выходами реверсивного счетчика и с входами сумматора, выход которого через пороговый блок подключен

t5 к входу управляемого генератора, причем второй выход формирователя управляюшего сигнала соединен с вторым входом распределителя записи, а вход формирователя тактовой частоты, соединен

zo с третьим входом блока памяти, выход которого подключен к третьему входу распределителя считывания.

Источники информации, принятые во внимание при экспертизе

25 исходит быстрое и содержимое блока памяти уменьшается. Наоборот, при меньшей нижнего порога, Рс, уменьшает ся и содержимое блока памяти растет.

Иеличийа максимального отклонения частоты ГСч от номинального значения не должна превышать допустимых для последуюших устройств обработки значений.

Таким образом, в предлагаемом ус ройстве принципиально не возникают

"асинхронные сбои", что повышает его надежность и оно решает задачу непрерывной выдачи информации, что расширяет область его применения и позволяет более эффективно использовать канал связи. B то же время применение в предлагаемом устройстве следящего регулирования частоты F сушественно ограСЧ ничивает объем памяти. формула изобретения

Устройство для ввода двоичной информации, содержащее формирователь тактовой частоты, выход которого подключен к первому входу распределителя .записи, выход которого соединен с первыми входами блока памяти и реверсивного счетчика, второй вход которого соеI

1. Авторское свидетельство СССР

% 640432, кл. Н 04 Х 3/06, 1978.

2. Авторское свидетельство СССР

N. 503369, кл. Н 04 J 3/06, 1973 зо

Составитель Е. Голуб

Редактор Е. Кинив Техре@ g. Надь Корректор М. Коста

Закаэ 2840/76 Тираж 685 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4