Дата опубликования описания 30.04.82 (53) УДК621.397 (088.8) М. П. Байдаков, Б. H. Бычков, И. Я! ЗыКов:,-Q.-Н,.Кузнецов, Б. С. Тимофеев и С. П. ханов ! (72) Авторы изобретения с

ЙъНр„.,„, Ленинградский институт авиационно ения (7 I ) Зая ви тел ь (54) УСТРОЙСТВО ДЛЯ АВТОМАТИЧЕСКОЙ КОМПЕНСАЦИИ

НЕРАВНОМЕРНОСТИ ФОНА ВИДЕОСИГНАЛА

Изобретение относится к, устройствам компенсации неравномерности фона видео сигнала и может быть использовано в телевидении, ра пиолокации, аефектоскопии, и в измерительной технике. .По основному авт. св. № 794771 известно устройство, содержащее последовательно соединенные синхронизатор, первый блок памяти, интерполятор, блок вве1 дения корректирующего сигнала, первый блок сравне:|ия, реверсивный счетчик, о второй блок сравнения, второй блок памяти, первый сумматор, третий блок сра;внения, генератор приращения корректирующего сигнала и второй сумматор, выход которого подключен ко второму входу перт5 первого блока памяти, ко второму входу синхронизатора подключен датчик видеосигнала,,выход которого соединен со вто ì входом блока введения корректирующего сигнала, а второй вход первого блока сравнения соединен с .выходом формирователя опорного напряжения, ко второму входу второго блока сравнения подключен формирователь пороговых уровней, второй выход которого соединен со вторым входом третьего блока сравнения, причем второй выход третьего блока сравнения соединен со вторым входом второго блока памяти, третий вход которого подключен к выходу первого сумматора второй вход которого соединен со вторым выходом второго .блока сравнения, кроме того, четвертый вход второго блока памяти подключен к первому выходу синхронизатора, третий выход которого соединен со счетным входом реверсивного счетчика, установочный вход которого подключен к четвертому выходу синхронизатора, второй выход первого блока памяти соединен со вторым входом второго сумматора. Данное устройство позволяет с высокой точностью автоматически компенсировать неравномерность фона видеосигнала от различных датчиков, Недостатком известного устройства является невозможность автоматического контроля исходной неравномерности фона видеосигнала да ее компенсации.

На практике же часто необходимо обеспечить автоматический контроль качества работы датчиков видеосигнала, например, при их отбраковке путем измерения

5 искажений, вносимых датчиками при преобразовании ими информации в видеосигнал. Одним из видов таких искажений явпяется неравномерность фона видеосигнала, которая в настоящее время изме- 0 ряется осциллографическим способом.

Цель изобретения - обеспечение автоматической регистрации характеристик неравномерности фона видеосигнала.

Поставленная цель достигается тем, что в устройство для автоматической компенсации неравномерности фона видеосигнала введены четвертый, пятый и шестой блоки сравнения, регистр минимального отсчета и регистр максимального отсчета, входы которых подключены ко второму выходу первого блока памяти, последовательно соединенные первый элемент И, регистр адреса минимального отсчета и блок регистрации, последовательно соединенные второй элемент И и регистр адреса максимального отсчета, выход которого подключен ко второму входу блока регистрации, третий сумматор, первый вход которого соединен с вывыходом регистра минимального отсчета второй вход вЂ” с выходом регистра максимального отсчета, а выход вЂ” с третьим входам блока регистрации, последователь«о соединенные триггер и блок видеоконт35 рольного устройства, вход синхронизации которого подключен к первым входам синхронизации регистров минимального и максимального отсчетов, ко входу синхронизации блока регистрации и ко второму

40 выходу синхронизатора, последовательно соединенные регистр и четвертый сумматор; а также формирователь шкалы, выход которого подключен ко второму входу четвертого сумматора, выход которо»

45 го соединен со вторым входом шестого блока сравнения и со входом регистра, вход синхронизации которого подключен к пятому выходу синхронизатора, четвер- тый выход которого соединен с первыми входами первого и второго элементов И

SO и с установочными входами регистра и триггера, выход первого элемента И подключен ко второму входу синхронизации регистра минимального отсчета, выход которого соединен со вторым входом чет- вертого блока сравнения, выход которого подключен ко второму входу первого эле-. мента И, выход второго элемента И сое924914 4 динен со вторым входом синхронизации регистра макс«мального отсчета, выход которого подключен ко второму входу пятого блока сравнения, выход которого сое. динен са вторым входом второго элемента И, выход шестого блока сравнения подключен ко входу триггера, кроме того, первый выход синхронизатора соединен с информационными входами регистров адреса минимального и максимального отсчетов.

На чертеже представлена структурная блок-схема предлагаемого устройства, Устройство содержит синхронизатор 1, первый блок 2 памяти, интерпопятор 3, блок 4 введения корректирующего сигнала, первый блок 5 сравнения, реверсивный счетчик 6, второй блок 7 сравнения, второй блок 8 памяти, первый сумматор

9> третий блок 10 сравнения, генератор

11 приращения корректирующего сигнала, второй сумматор 12, датчик 13 видеосиг«ала, формирователь 14 пороговых уровней, формирователь 15 опорного напряжения, четвертый блок 16 сравнения, пятый блок 17 сравнения, шестой блок

18 сравнения, регистр 19 минимального отсчета, регистр 20 максимального отсчета, первый элемент И 21, регистр

22 адреса минимального отсчета, блок

23 регистрации, второй элемент И 24, : регистр 25 адреса максимального отсчета, третий сумматор 26, триггер 27, блок 28 видеоконтропьного устройства, регистр 29, четвертый сумматор 30 и формирователь 31 шкалы.

Предлагаемое устройство работает следующим образом, Видеосигнал с выхода датчика 1 3 видеосигнала, развертывающего равномер«о освещенный белый фон, подается на один вход блока 4 введения корректирующего сигнала. Йля компенсации неравномерности фона видеосигнала на другой вход блока 4 введения корректирующего сигнана поступает с интерполятора 3 корректирующий сигнал, который вычитается из видеосигнала для того, чтобы скорректированный видеосигнал на выходе блока 4 введения корректирующего сигнала имел постоянную амплитуду, равную уровню белого фона в видеосигнале. Скорректированный видеосигнал подается на один вход первого блока 5 сравнения, на другой вход которого с выхода формирователя 15 опорного напряжения поступает постоянное опорное напряжение,. уровень которого равен амплитуде видеосигнала от белого фона. Первый блок 5 сравне5 9249 ния формирует бинарно-квантованный сигнал. Если амплитуда скорректированного видеосигнала превышает уровень опорного напряжения, то на выходе первого блока 5 сравнения формируется уровень

5 логического нуля, в противном случае формируется уровень логической единицы.

Значение бинарно-квантованного сигнала определяет результат компенсации неравномерности фона видеосигнала, а

<-.ледовательно, и направление изменения корректирующего сигнала в любой точке развертываемой .области Корректирующий сигнал формируется топько в опорных точках развертываемой области и хранится в пифровом коде в ячейках первого блока 2 памяти, число которых рав-. но числу опорных точек. Дня более точной оценки качества компенсапии неравномерности фона в каждой опорной точке производится пространственно-временная обработка результатов компенсации.(бинарно-квантованного сигнала) в пределах каждого из элементарных участков, на которые разбивается развертываемая область и в центре которых находятся опорные точки. Эта обработка производится до тех пор, пока не будет с заданной достоверностью определено направление очередного шага изменения корректирующего сигнала для данной опорной точки.

Для этого бинарно-квантованный сигнал поступает на управляющий вход реверсивного счетчика 6, а на его счетный вход с выхода синхронизатора 1 подаются так35 товые импульсы, частота которых определяет количество выборок бинарно-квантованного сигнала в пределах элементарного участке вдоль строчного напряжения развертки.

4а

В начале каждого элементарного участка вдоль строчного направления развертки на установочный вход реверсивного счетчика 6 поступают с выхода синхронизатора 1 импульсы нача"ъной установ45 ки, устананавпиваюшие на выходе реверсивного счетчика 6 начальный средний код. Реверсивный счетчик 6 после начальной установки суммирует ипи вычитает тактовые импульсы в течение длительности элементарного участка вдоль строки в

50 зависимости от значения биыарно-квантованного сигнала в моменты прихода тактовых импульсов. Второй блок 7 сравнения в конце каждого элементарного учаська в строчном направлении процзводит сравнение результата накопления выборок бинарно-квантованного сигнала, выраженного в цифровом коде, снижаемого с ре14 6 версивного счетчика 6, с двумя порогами, выраженными в цифровых кодах.и поступающими с первого выхода формирователя

14 пороговых уровней. При превышении одного из порогов с первого выхода второго блока 7 сравнения формируется чисдо +1 в прямом двоичном коде, либо число -1 в дополнительном двоичном коде в зависимости от того, какой из двух порогов превьпиен, и, следовательно, применяется реп энне, что скорректированный сигнал выше опорного уровня ипи ниже его для данной строки данного элементарного участка. Число +1 ипи- -1 поступает на один вход червого сумматора 9, на другой вход которого с выхода второго блока 8 памяти с ячейки, соответствующей данному элементарному участку, подается в прямом двоичном коде число, отражающее результат накопления решений, принятых при анализе предыдущих строк данного элементарного участка. Результат суммирования с выхода первого сумматора 9 поступает на информационный вход второго блока 8 памяти и записывается импульсом превышения порога в ту ячейку второго бп ка 8 памяти, в которой формируется результат накопления решений в направлении кадровой ра3вертки дпя данного эпементарного участка. При этом смена ячеек первого блока

2 памяти и второго блока 8 памяти осуществляется синхронно с разверткой путем подачи управляющих сигналов с выхода синхронизатора 1 на адресные входы блоков 2 и 8 памяти.

Кроме того, с выхода первого сумматора 9 результат накопления в кадровом направлении решений о значении скорректированного сигнала по строкам дпя данного элементарного участка, поступает на вход третьего блока 10 сравнения, где сравнивается с двумя порогами, выраженными в цифровых кодах и подаваемыми со второго выхода формирователя

14 пороговых уровней. При превышении одного и,". порогов с первого выхода третьего блока 10 сравнения поступает ка вход генератора 11 приращений коррек- тируюшего сигнала импульс превышения порога. При этом генератор 1 1 приращения корректирующего сигнала формирует число +1 в прямом двоичном коде либо число -1 в дополнительном двоичном коде в зависимости от того, какой из двух порогов превышен. Таким образом, принимается решение о6 изменении корректируюшего сигнала на шаг в соответствующую для данной опорной точки сторону. единенного корректирующего сигнала для автоматическом компенсации неравномерности фона видеосигнала при передаче датчиком 13 видеосигнала видеоинформации до момента спедующей калибровки корректирующего сигнапа.

В предпагаемом устройстве, кроме то го, предпагается использовать запомненвЂ” ные отсчеты корректирующего сигнала для визуального контроля исходной неравномерности фона видеосигнала датчика

13. Дпя этого отсчеты корректирующего сигнала, считываемые на втором выходе первого блока 2 памяти в реальном масштабе времени, поступают на первые входы регистров 19 и 20 минимального и максимального отсчетов, а также четвертого и пятого блоков 16 и 17 сравнения. В регистрах 19 и 20 минимального и максимального отсчетов записывается в двоичном коде отсчет корректирующего сигнала для первой (начальной) опорной точки с приходом импульса записи, поступающим в начале кадровой развертки со второго выхода синхронизатора 1 на первые входы синхронизации регистров 19 и 20 минимального и максимального отсчетов. Зтот отсчет подается с выходов регистров 19 и 20, минимального и максимального отсчетов на вторые входы четвертого и пятого блоков 16, 17 сравнения соответственно. Четвертый и пятый блоки 16, 17 сравнения сравнивают отсчеты корректирующего сигнала для текущих опорных точек развертываемой обпасти с отсчетом,корректирующего сигнала для начальной опорной точки.

На выходе четвертого блока 16 сравнения формируется разрешающий сигнал только в том случае, если отсчет корректирующего сигнала для текущей опорной точки не превышает отсчета корректирующего сигнала для начальной опорной точки. Разрешающий сигнап с выхода четвертого блока 1 6 сравнения подается на вход первого элемента И 21, на другой вход которого с выхода синхронизатора

1 поступают, импульсы начальной установки в начале каждого элементарного участ-, ка вдоль строчного направпения развертки.

При наличии разрешающего сигнапа на выходе четвертого блока 16 сравнения импульсы начальной установки поступают через первый элемент И 21 на второй вход синхронизации регистра 19 минимального отсчета и на вход регистра

22 адреса минимального отсчета. В результате в регистр 19 минимального о

7 924914 8

На втором выходе третьего блока 10 сравнения формируется начальный средний код, который подается на информационный вход второго блока 8 памяти и записывается в ячейку памяти соответствующую .тому элементарному участку, для которого произошло превышение порога. При этом подготавливается данная ячейка второго блока 8 памяти для анализа скорректированного сигнала в кадровом направлении в пределах данного эцементарного участка с применением измененного на шаг корректирующего сигнала.. Число +1 или -1 с выхода генера-! тора 11 приращения корректирующего сиг- 5 нала поступает на первый вход второго сумматора 1 2, на второй вход которого подается с соответствующей ячейки первого блока 2 памяти в цифровом коде корректирующий сигнал для данной опорной точки. Измененный на единицу корректирующий сигнал с выхода второго сумматора 12 записывается в данную ячейку первого блока 2 памяти.

Как ранее указывалось, корректирующий сигнал формируется лишь в опорных точках развертываемой области и хранится в цифровом коде в ячейках первого блока памяти. Для воспроизведения кор-! ректируюшего сигнапа в промежуточных точках используется интерполятор 3.

Для этого с первого блока 2 памяти считываются корректирующие сигналы одновременно для четырех опорных точек, внутри которых расположен развертыва35 юший луч. Считываемые такими группами

- корректирующие сигналы подаются на вход интерполятора 3. Интерполятор 3 форми--, рует объединенный анапоговый корректирующий сигнал дпя каждой точки развер о тываемой области, который представляет собой взвешенную сумму корректирующих сигналов от четырех соседних опорных точек с весами, пропорциональными расстояниям от данной точки до этих опор45 ных точек, Рбъединенный корректирующий сигнал поступает на вход блока 4 введе=ния корректирующего сигнала, где вычитается из видеосигнала.

Подобным образом предлагаемое устройство, как и известное производит фор50 мирование (калибровку) корректирующего сигнала по видеосигнапу от равномерно освещенного белого фона. Отсчеты сформированного корректирующего сигнапа для опорных точек запоминаются и хранятся в двоичном коде в ячейках первого блока 2 памяти. Зти отсчеты используют ся в дальнейшем при формировании объ9 924914 10 счета записывается в двоичном коде бли- ласти то разность Ь жайший в нап авлении аз

I п,ох- характерир р вертки отсчет зует размах сигнала неравномерности фоГ01П корректирующего сигнала, меньший от на по полю изображения, Так как динамисчета корректирующего сигнала для на ческий диапазон коррсктируюшего сигнача чальной опо ной точки П р, При этом в ре- согласован (равен) динамическому диа= гист 22 ад са ми р ре нимального отсчета

5 пазону видеосигнала, то величина записывается в двоичном коде адрес, В -Ь соответствующий этому отсчету опорной l,= 100 вах пМ (ц ) точки в направлении строчной и кадровой где N вЂ” число уровней квантования корразверток, так как на информационный ректируюшего сигнала, характеризует вевход этого регистра приходят коды адре-, личину неравномерности фона видеосигнасов текущих опбрных точек с выхода син- па в процентах. Блок 23 регистрации хронизатора 1. В дальнейшем четвертый нормирует разность, 6„1С,„-9, по коэфблок 16 сравнения производит аналогич- «оо фициенту - и индицирует величину неным образом сравнение отсчета коррекМ равномерности фона видеосигнала 7 на тирующего сигнала, записанного в регистр табло. КроМе того, значение ч может

19 минимального отсчета, с отсчетами записываться на любой другой носитель корректирующего сигнала для следующих информации, используемый, например, для текущих опорных точек.

° дальнейшей машинной обработки.

Таким образом, по окончании кадро- . о Помимо этого, на дРУгие входы блока вой развертки в регистр 19 минимадт 23 регистрации поступают с выходов реного отсчета записывается м:.нимальный гистра 22 адреса минимального отсчета отсчет B» z корректирующего сигнала и регистра 25 адреса максимального отнля всей развертываемой области, а в ре счета коды адресов критических опорных .,гистр 22 адреса минимального отсчета вЂ” g5 точек, в которых достигается соответстадрес, соответствующий этому отсчету венно минимальное и максимальное знаопорной точки в направлении строчкой и чения сигнала неравномерности фона. В .кадровой разверток. момент прихода импульса, записанного

Аналогичным образом работают вмес- в начале кадровой развертки, с выхода те пятый блок 17 сравнения, регистр 20 go синхронизатора 1 на вход синхронизации максимального отсчета, второй элемент блока 23. Регистрации этот блок преобИ 24 и регистр 25 адреса максимальн Разует двочиный код адресов критичесго отсчета. Отличие состоит в том, что ких опорных точек в десятичный и индина выходе пятого блока 17 сравнения фон пирует на табло номера этих точек вдоль мируется разрешающий сигнал только в

35 строчной и кадровой разверток, Кроме случае, если отсчет корректирующего сиг того, эти данные могут записываться на нала для текущей опорной точки превыша- любой другой носитель информации для ет отсчет корректирующего сигнала для машинной обработки, например для про-. начальной опорной точки, В результате ведения критического сечения по полю по окончании кадровой развертки в ре- изображения.

40 гистр 20 максимального отсчета записы- Устройство позволяет также произвовается максимальный отсчет. Ьп,д корвах дить автоматическое воспроизведение расректируюшего сигнала для всей разверты пределения неравномерности фона датчика ваемой области, а в регистр 25.адреса 13 видеосигнала по полю иэображения. максимального отсчета вЂ” адрес соответ- Для этого импульсы начальной установки

2 45 ствующий этому отсчету опорной,-точки. в начале кажного элементарного участка

Минимальный Ь,„и максимальный Ь вдоль строчного направления развертки отсчеты корректирующего сигнала поступа- подаются на установочные входы регистют на входы третьего сумматора 26. На вы- ра 29 и триггеры 27. При этом в регист.ход третьего сумматор 26 формируется раз- ре 29 записывается начальный нулевой

„5О ность Ьщах-Ь„п., которая поступает на " код. Этот код с выхода регистра 29 пояах тп1п вход блока 23 регистрации. В связи с ступает на первый вход четвертого сумтем, что на этапе калибровки корректиру- матора 30, на другой вход которого поющего сигнала (получение отсчетов кор- дается с формирователя 31 шкалы код ректируюшего сигнала) производится, rro ., дискретизации распределения, определясути, аналого-цифровое преобразование с юший (задающий) дискрет контролируемоточностью до постоянной составляющей го распределения неравномерности фона сигнала неравномерности фона видеосигна видеосигнала. Результат суммирования ла в опорных точках развертывйемой об- с четвертого сумматора 30 поступает на

ll 9249 вход регистра 29, на вход синхронизации которого подаются с пятого выхода синхронизатора 1 тактовые импульсы. Таким образом, четвертый сумматор 30 производит динамическое суммирование, в ре-5 эультате которого на выходе четвертого сумматора 30 код изменяется дискретно с частотой следования тактовых импульсов.: Частота тактовых .мпульсов достаточна для того, чтобы за время, равное t0 длительности элементарного участка вдоль строчного направления развертки, код на выходе четвертого сумматора 30 изменипся в пределах всего динамического диапазона корректирующего сигнала. Дискрет-15 но нарастающий код с выхода четвертого сумматора 30 поступает на один вход шестого бпока 18 сравнения на другой вход которого подаются отсчеты корректирующего сигнала, считываемые со вто- у0 рого выхода первого бпока 2 памяти. В момент .превышения нарастающим кодом отсчета корректирующего сигнала для данной опорной точки на выходе шестого блока 3 8 сравнения формируется импульс, 25 опрокидывающий триггер 27 из начального состояния, в которое триггер 27 устанавливается импупьсами начальной установкии.

Таким образом, на выходе триггера 27 З0 формируется на каждом элементарном участке вдоль строчного направления развертки импупьс, дпитепьность которого пропорциональна отсчету корректирующего сигнала для опорной точки данного элементарного участка, Эти импульсы с выхода триггера 27 подаются на вход блока 28 видеоконтропьного устройства, на котором формируется тепевиэионный растр путем подачи на вход синхрониза4О ции блока видеоконтрольного устройства синхроимпупьсов со второго выхода синхронизатора 1. Тем самым на экране блока 28 видеоконтрольного устройства индицируется распределение неравномер45 иост фона видеосигнала по попю изображения в виде линий равных значений неравномерности фона, имеющих одинаковую ширину, пропорциональную неравномерности фона, 50

Предлагаемое устройство наряду с автоматической компенсацией .неравномерности фона видеосигнала обеспечивает автоматическую регистрацию неравномерности фона видеосигнала путем автоматического измерения величины неравномернос55 ти фона видеосигнала и фиксации координат критических точек, в которых достигается максимальный размах сигнала не14 12 равномерности фона видеосигнвпа по полю иэображения, в также путем индикации распределения (в виде линий равных значений) неравномерности фаз по попю изображения.

Формула изобретения

Устройство дпя автоматической компенсации неравномерности фона видеосигнапа по авт. св. М 794771, о т л ивЂ” ч а ю щ е е с я тем, что, с цепью обеспечения автоматической регистрации характеристик неравномерности фона видеосигнала, в него введены четвертый, пятый и шестой блоки сравнения, регистр минимального отсчета и регистр макси-, мального отсчета, входы которых педкпючены к второму выходу первого блока памяти, последовательно соединенные первый элемент И, регистр адреса минимапьного отсчета и блок регистрации, последовательно соединенные второй элемент

И и регистр адреса максимального отсчета, выход которого подкпючен к второму входу блока регистрации, третий сумматор, первый вход которого соединен с выходом регистра минимапьного отсчета, второй вход - с выходом регистра максимапьного отсчета, а выход вЂ” с третьим входом блока регистрации, последовательно соединенные триггер и блок ви -. деоконтрольного устройства, вход синхронизации которого подключен к первым входам синхронизации регистра минимапьного отсчета и регистра максимального отсчета, к входу синхронизации бпока регистрации и второму выходу синхронизатора, поспедовательно соединенные регистр и четвертый сумматор, а также формирователь шкалы, выход которого подключен к второму входу четвертого сумматора, выход которого соединен с вторым входом шестого блока сравнения и входом регистра, вход синхронизации которого подключен к пятому выходу синхронизатора, четвертый выход которого соединен с первыми входами первого и второго элементов И и с установочными входами регистра и триггера, выход первого элемента И подкшочен к второму входу синхронизации регистра минимального отсчета, выход которого соединен с вторым входом четвертого блока сравнения, выход которого подключен к второму входу первого элемента И, выход второго эпемента И соединен с вторым входом синхронизации регистра максимального отсчета, выход которого подключен

924914

Составитель В. Максимова

Редактор И, Михеева Техред С.Мигунова Корректор А, Ференц

Заказ 2841/77 Тираж 685 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент, г. Ужгород, ул. Проектная, 4 к второму входу пятого блока сравнения, выход которого соединен с вторым sxoдом второго элемента И, выход шестого блока сравнения подключен к входу триггера, кроме того, первый выход синхронизатора соединен с информационными входами регистров адреса минимального и мак=имального отсчетов.

Устройство для автоматической компенсации неравномерности фона видеосигнала

Похожие патенты: