Устройство для детектирования фазоманипулированных сигналов

 

CoI0$ Соватеннк

Сецманнетмчвени а рванублмн

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ()926785 (61) Дополнительное к авт. свиа-еу (5l)M. Кл. (22) Заявлено 19. 02. 80 (21) 2889787/18-09 с ярнсоеаиненнем заявки .яе

" 04 L 27/22

3Ьеудератаакаыа квмктет

CCCP, ав делам лэабретекнк н етарытяВ (231Прноритет (53) УДК621. 396. .621(088.8) Опубликовано 07.05 82 Бзоллетень МЬ 17

Дата опубликования оннсания 07,0,32 П .И. Рахови (72) Авторы изобретения

А.В. Елагин, Д.А. Кропачев, IO.A. Павлич (7l ) Заявитель (54) УСТРОЙСТВО ДЛЯ ДЕТЕКТИРОВАНИЯ

ФАЗОИАНИПУЛИРОВАННЫХ СИГНАЛОВ

Изобретение относится к электросвязи.

Известно устройство для детектирования фаэоманипулированных сигналов, содержащее формирователе опорного сигнала, выход которого соединен с первыми .входами канальных перемножителей, вторые и третьи входы которых соединены с выходами усилителя а выходы соединены с первыми вхо-!

О дами интеграторов, выходы которых соединены с входами блока сканирования, выходы которого соединены с входами блока вычисления разности фаэ, подключенного к блоку декодирования, 1$ последовательно соединенные блок синхронизации и управления, формирователь огибающий и групповой перемножитель (1) .

Однако в известном устройстве недостаточная помехоустойчивость.

Цель изобретения " noâûàåíèå помехоустойчивости путем комйенсации аппаратурной помехи.

Указанная цель достигается тей; что в устройство для детектирования фазоманипулированных сигналов,. содержащее формирователь опорного сигнала, выход которого соединен с первыми входами канальных перемножителей, вторые и третьи входы которых соединены с выходами усилителя, а выходы соединены с первыми входами интЕгра торов, выходы которых соединены с входами блока сканирования, выходы которого соединены с входами блок4 вычисления разности фаэ, подключенно» го к блоку декодирования, последовательно соединенные блок синхронизации и управления, формирователь огибающей и групповой перемножитель, введены формирователь импульсов переключе.ния, два инвертора и переключатель, причем другой вход группового перемножителя соединен с входом блока синхронизации и управления, выход которого через последовательно соеди-: ненные Формирователь импульсов пере85

3 9267 ключения и один инвертор соединен с вторыми входами интеграторов, третьи входы которых соединены с выходом формирователя импульсов переключения, подключенного к первому входу переключателя, выход группового перемножителя соединен с вторым входом переключателя и через другой инвертор с третьим входом переключателя, выход которого соединен с входом усилите- 16 ля.

Интегратор состоит из резистора, операционного усилителя, конденсатора и трех переключателей,. причем выход резистора соединен с одним вхо-15 дом операционного усилителя и первыми входами первого и второго переключателей, вторые входы которых соединены с выходом операцйонного усилителя, а выходы — с обкладками кон. денсатора и первым и вторым входами третьего переключателя, причем вход резистора является первым входом интегратора, третьи входы первого и второго переключателей являются вто- у5 рым и третьим входами интегратора.

На чертеже изображена структурная электрическая схема предлагаемого устройства.

Устройство содержит групповой пе,ремножитель 1, формирователь 2 огибающей, инвертор 3, переключатель 4, канальные перемножители 5, интеграторы 6, блок 7 декодирования, усилитель 8, формирователь 9 опорного сигнала, блок 10 синхронизации и управления, формирователь 11 импульсов переключения, инвертор 12, блок

13 вычисления разности фаз, интегратор 6 состоит иэ переключателей 14-164< конденсатора 17, резистора 18 и операционного усилителя19, а также блок 20 сканирования.

Устройство работает следующим образом.

Групповой сигнал поступает на входы группового перемножителя 1 и блока

10 синхронизации и управления. Этот сигнал может поступать либо непосредственно от приемной аппаратуры радио- 50 связи, либо при необходимости автоматической подстройки частоты (АПЧ) через систему АПЧ демодулятора. Блок

10 синхронизации выявляет границы посылок (элементов) сигнала и по им- SS пульсам иэ блока 10 в формирователе

2 формируется напряжение соответствующей формы.

В групповом перемножителе 1 групповой сигнал умножается на это напря жение и результат перемножения в пря мом или инвертированном виде в зависимости от положения переключателя

4 поступает на вход интегратора 6. В усилителе 8 формируются два противофазных напряжения, которые поступают на входы канальных перемножителей 5.

Результат перемножения интегрируется в интеграторах 6. Неидентичность (ко нечная длительность переключения) ка нальных перемножителей 5 и нелинейность их характеристик проводимости приводят к тому, что для одной (например, положительной) полярности группового сигнала канальный перемно житель 5 оказывает меньшее сопротивление, чем для другой полярности. В результате на выходе канальных перемножителей 5 возникает паразитная по стоянная составляющая, величина которой определяется амплитудой группового сигнала (суммой сигнала и по|

1мехи). Эта постоянная составляющая интегрируется в интеграторе 6 и создает аппаратную помеху. Некоторый вклад в величину аппаратурной помехи вносят также входной ток операционного усилителя 19 (вернее разность входных токов) и разность вход ных напряжений. Правда в новых типах операционных усилителей 19 значения укаэанных токов и напряжений значительно уменьшены и теперь основной вклад в аппаратурную помеху вносят перемножители.

Для компенсации аппаратурной поме. хи в предлагаемом устройстве производится переключение конденсатора 17 переключателями 15 и 16. В первой половине интервала интегрирования положение переключателей 15 и 16 соответствует показанному на чертеже, верхняя обкладка присоединена к входу, а нижняя к выходу операционного усилителя 19, при этом на верхней обкладке накапливается, например, положительный потенциал аппаратурной помехи. 3о второй половине посылки положение переключателей 15 и 16 меняется на противоположное и теперь положительный потенциал аппаратурной помехи будет накапливаться на нижней обкладке конденсатора. Вследствие симметричности огибающей группового сигнала происходит полная компенсация аппаратурной помехи.

5 926

Для того, чтобы не происходила компенсация результата накопления сигнала, одновременно с переключением обкладок конденсатора 17 производится изменение полярности (инверти- S рование) группового сигнала с помощью переключателя 4 и инвертора 3.

Результат интегрирования сигнала поступает для дальнейшей обработки через блок 20 сканирования в блок 13 вычисления разности фаз и затем в блок 7 декодирования, в котором происходит выделение и браковка символов пораженных сосредоточенной помехой, и выдача на выход устройства информа- ционных символов. с максимальным правдоподобием, т.е. реализуется за счет информационной избыточности высокая помехоустойчивость.

Формула изобретения

1. Устройство для детектирования фаэоманипулированных сигналов, содер-> жащее формирователь опорного сигнала, выход которого соединен с первыми вхо. дами канальных перемножителей, вторые и третьи входы которых соединены с выходами усилителя, а выходы соедине-ЗО ны с первыми входами интеграторов,выходы которых соединены с входами бло,ка сканирования, выходы которого соединены с входами блока вычисления разности фаз, подключенного к блоку декодирования, последовательно соединенные блок синхронизации и управления, формирователь огибающей и групповой перемножитель, о т л и ч а ющ е е с я тем, что, с целью повыше- gg ния помехоустойчивости путем компен785 6 сации аппаратурной помехи, введены формирователь импульсов переключения, два инвертора и переключатель, при-. чем другой вход группового перемножи" теля соединен с входом блока синхронизации и управления, выход которого через последовательно соединенные формирователь импульсов переключения и один инвертор соединен с вторыми входами интеграторов, третьи входы которых соединены с выходом формирователя импульсов переключения, подключенного к первому входу переключателя, выход группового перемножителя соединен с вторым входом переключателя и через другой инвертор с третьим входом переключателя, выход которого соединен с входом усилителя.

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что интегратор состоит из резистора, операционного усилителя, конденсатора и трех переключателей, причем выход резистора соединен с одним входом операционного усилителя и первыми входами первого и второго переключателей, вторые входы которых соединены с выходом операционного усилителя, а выходы — с обкладками конденсатора и первым и вторым входами третьего переключателя, причем вход резистора является первым входом интегратора, третьи входы, первого и второго переключателей являются вторым и третьим входами интегратора.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР по заявке и 2683036/09,. кл. Н 04 L 27/22, 09. 11. 78 (прототип).