Микропрограммное устройство управления

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскии

Социалистических

Республик (i i )928356 (6I ) Дополнительное к авт. свид-ву(22) Заявлено 04. 07. 80 (21) 2950662/18-24 с присоединением заявки РЙ (23) Приоритет

Опубликовано 15. 05. 82. Бюллетень М 18. (51)M. Кл.

С 06 F 9/22 фкударетвеккый кемктет

СССР

ho делам кзобретеккй н аткрытвй (53) УДК681. 325 (088.8) Дата опубликования описания 15.05.82 (72) Авторы изобретения

Г.Н.Тимонькин, В. С.Харченко и С Н.Ткаченко (71) Заявитель гж, (54) ИИКРОПРОГРАНННОЕ УСТРОЙСТВО

УПРАВЛЕНИЯ

Изобретение относится к вычислительной технике и может быть использовано при разработке микропрограммных устройств управления ЭВИ.

Известно микропрограммное устройство управления, содержащее регистр адреса, блок памяти и дешифратор Llj, Недостатком этого устройства является низкая экономичность, обусловленная избыточностью формата микро. команд.

Наиболее близким к предлагаемому является устройство, содержащее последовательно соединенные узел ветвления, блок памяти, регистр адреса и дешифратор, триггер (1.

Недостатком этого устройства является низкая экономичность, которая обусловлена избыточностью, хранимой в блоках памяти адресной информации.

Цель изобретения — сокращение объема оборудования.

Поставленная цель достигается тем, что в микропрограммном устрой2 стве управления, содержащем два бло" ка памяти, дешифратор, регистр адреса, триггер, элемент НЕ и два блока элементов И, причем выход регистра адреса соединен с первым входом дешифратора, второй вход которого соединен с тактовым входом устройства, единичный вход триггера соединен с входом логического условия устройства, выход триггера соединен с пер" вым -входом первого блока элементов

И и Ферез элемент НŠ— с первым входом второго блока элементов И, группы адресных входов первого и вто. рого блоков памяти соединены с груп" пами выходов первого и второго блоков элементов И, нулевой вход триг" гера соединен с входом сброса устройства, вторые входы первого и второго блока элементов И соединены с выходом дешифратора, первая и вторая группы выходов первого блока памяти являются группой информационных выходов устройства, первая группа выхо928356

Формула изобретения

Микропрограммное устройство управления, содержащее два блока памяти, дешифратор, регистр адреса, триггер, элемент НЕ и два блока элементов И, причем выход регистра адреса соединен с первым входом дешифратора, второй вход которого соединен с тактовым входом устройства, единичный вход триггера соединен с входом логического условия устройства, выход триггера соединен с первым входом первого блока элементов И и через элемент НЕ " с первым входом второго блока элементов И, группы адрес" ных входов первого и второго блоков . памяти соединены с группами выходов первого и второго блоков элементов

И, о т л и ч а ю щ е е с я тем, что,,с целью сокращения объема оборудования, нулевой вход триггера соединен с входом сброса устройства, вторые входы первого и второго блока элемен" тов И соединены с выходом дешифратора, первая и вторая группы выходов первого блока памяти являются группой информационных выходов устройства, первая группа выходов первого блока памяти соединена с первой группой информационных входов регистра адреса, вторая группа входов которого соединена с группой выходов второго блока памяти. Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

М 456271, кл. и 06 F 9/22, 1975.

2. Хассон С. Микропрограммное управление, вып. 1, М., "Мир", 1973, с.39, рис.2.1 (прототип).

3 дов первого блока памяти соединена с первой группой информационных входов регистра адреса, вторая груп" пэ входов которого соединена с группой выходов второго блока памяти з

На чертеже приведена структурная схема устройства.

Устройство содержит регистр 1 ад" реса, дешифратор 2, триггер 3, вход

4 логических условий устройства, вход 5 сброса устройства, тактовый вход 6 устройства, блоки элементов

И 7 и 8, элемент HE 9, блок 10 памя" ти, группу,11 информационных выходов устройства, блок 12 памяти. 1

Блок 10 предназначен для хранейия операционных частей микрокоманд.

Блок 12 предназначен для хране" ния дополнительных кодов, используемых для идентификации адреса очеред- 20 ной микрокоманды.

Устройство работает следующим образом.

По адресу, записанному в регистре

1, и синхроимпульсам, поступающим на 25 вход 5, дешифратор 2 возбуждает, один из своих выходов. Блоки 7 и 8 в зависимости от значения логического условия с входа 4 формируют сигнал на.одном из своих выходов. По этому зо сигналу из блока 10 памяти считывается код микроопераций, который поступает на выход в группу 11. Адресная часть, кода из блока 10 совместно с дополнительным кодом, считываемым из блока 12 памяти по тому же адресу, образ, уют код адреса следующей микро" команды. Этот адрес заносится в ре-: гистр 1.

Применение предлагаемого устройст- в ва позволяет сократить объем блоков памяти за счеФ сокращения объема ад" ресной информации.

928356

Составитель И.Кудряшев

Техред Т. Иаточка Корректор С.Шекмар

Редактор И.Касарда

Филиал ППП "Патент", г.ужгород,. ул.Проектная,4

Заказ 3241/61 Тираж 732 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, И-35, Раушская наб., д.4/5