Дискретно-аналоговая линия задержки

 

Союз. Советсимк

Соцмалмстмчесими

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l ) Дополнительное к авт. свнд-sy(22)Заявлено 25,11.80. (21) 3007150/18-21 с присоединением заявим М— (23) Приоритет—

Опубликовано 23,05.82. Бюллетень И19

Дата опубликования описания 23.05.82

{51)М. Кл.

Н 03 Н 7/30 Ъаударстаевй яамнтат

СССР ло делам наа4ратсний и открытий (53) УДK 621. 318. .5(088.8) г «««

Р

"I (72) Автор изобретения

В.,М. Лобанов (7l ) Заявитель (S4) ДИСКРЕТНО-АНАЛОГОВАЯ ЛИНИЯ ЗАДЕРЖКИ

Изобретение относится к обработке низкочастотных сигналов и может найти применение для запоминания и задержки сигналов.

Известна дискретно-аналоговая линия задержки, содержащая параллель. но включенные запоминающие ячейки, каждая иэ которых составлена из одного ключа и запоминающего кон10 денсатора, ключи записи и считывания соответственно на входе и выходе дискретно-аналоговой линии задержки и цепи управления, запоминающие ячейки разделены на две групtS пы, одна из которых объединяет все четные, а другая - все нечетные запоминающие ячейки, подсоединенные через соответствующие ключи записи и считывания к входу и выходу устройства, при этом вход управления ключа записи одной группы соединен с входом управления ключа считывания другой группы 1 .

Однако данная линия задержки имеет недостаточное быстродействие и ограниченные возможности, обусловленные отсутствием отходов линии задержки.

Известна дискретно"аналоговая линия задержки, содержащая блок управле ния, ключи записи и считывания и запоминающие ячейки, состоящие иэ ключа и запоминающего конденсатора, блок преобразования, операционные усилители, подключенные между выходами и входами запоминающих образованных иэ двух параллельно включенных четных и нечетных запоминающих ячеек, каждая иэ которых состоит из ключа записи, сигнальный вход которого являетсл входбм ячейки, ключа считывания, выход которого является выходом ячейки, и параллельно соединенных запоминающего конденсатора и ключа, выход которых подключен к общеЮ шине, а вход - к выходу ключа записи и вхо930583 ду ключа считывания, llpH этом блок преобразования подключен своим сигнальным входом к источнику сигналов выходом - к входу первого запоминающего звена, дополнительным выходом к нулевому отводу линии задержки и управляющими входами - к дополнительным выходам блока управления, а дополнительные выходы всех операционных усилителей - к со- щ ответствующим отводам линии задержки, управляющие входы ключей четных и нечетных запоминающих ячеек подсоединены соответственно к третьему и первому выходам блока уп равления, управляющие входы ключей записи четных и нечетных запоминающих ячеек - соответственно к четвертому и второму выходам блока управления, управляющие входы ключей считывания четных запоминающих ячеек к первому и второму выходам блока управления, управляющие входы ключей считывания и нечетных запоминающих ячеек - к третьему и четвертому вы25 ходам блока управления (21.

Однако эта линия задержки имеет сложную запоминающую ячейку и значительную нестабильность параметров при изменении внешних условий, обусловленную неидеальностью операционных усилителей и ограниченные функциональные возможности.

Целью изобретения является повышение стабильности работы при изме-. нении внешних условий и расширение функциональных возможностей.

Для этой цели в дискретно-аналоговую линию задержки, содержащую устройство управления, соединенное

40 выходами с входами ключа записи и ключей считывания, запоминающие конденсаторы, входы которых подключены к выходам соответствующих им ключей записи и входам ключей считывания, а выходы конденсаторов подключены к 4 общей шине, операционные усилители, выходы которых подключены к выходным клеммам, входы ключей записи соединены с входной клеммой устройства, введены операционный усилитель, клю- 0 чи восстановления, конденсаторы хранения, вход введенного операционного усилителя соединен с выходами всех клЮчей считывания, à его выход . с входами всех кличей восстановления, выходы которых соединены с входами cooTветствующих им конденсаторОв хранения и входами операционных усилителей, выходы конденсаторов сое. динены с обцей шиной, входы управления ключей восстановления соединены с выходами устройства управления, причем входы всех ключей записи соединены между собой, На Фиг, 1 приведена функциональная электрическая схема дискретноаналоговой линии задержки с отводами; на фиг. 2 -.диаграммы, поясняющие работу устройства.

Линия задержки (фиг.1) содержит ключи записи 1-1-1-п, устройство управления 2, запоминающие конденсаторы 3"1-3-п, ключи считывания 4-1—

-4-п, операционный усилитель 5, ключи восстановления 6-1-б-п, конденсаторы хранения 7-1-7-п, операционные усилители 8-1".8-и; выходы которых являются выходами линии задержки.

Вход соединен с входами ключей записи 1-1-1-п, выходы которых соединены с -входами. конденсаторов хранения 3-1-3-п и входами ключей считывания 4"1-4-и соответственно. Выходы конденсаторов 3-1-3-и соединены с общей шиной. Выходы ключей считывания 4-1-4-и соединены между собой и подключены ко входу операционного усилителя 5, выход которого подключен ко входам ключей восстановления 6-1

-б-п, выходы которых подключены к входам ключей восстановления 6-1-б-п, выходы которых подключены к конденсаторам хранения 7-I-7-п и входам операционных усилителей 8-1-8-п, выходы операционных усилителей 8-1-8-и являются выходами отводов линии задержки. Входы управления ключей записи, Ключей считыва;. ния, ключей восстановления соединены с выходами устройства управления 2.

Линия задержки работает следуюцим образом.

При поступлении импульса на вход управления ключа записи 1-1 значе-! ние сигнала 0В„ записывается в запоминающий конденсатор 3-1, По окончании импульса записи открываются ключи считывания 4-1-4-4 и ключи восстановления 6-1-6-4, В результа1 те значение сигнала U»запишется в конденсатор хранения 7-1 и будет повторено на выходе в течение периода тактовой частоты операционным усилителем 8-1, Во время следующего периода тактовой частоты работы линии задержки. 5

583 6 держки в устройствах обработки сигналов с временным уплотнением.

Формула изобретения

Дискретно-аналоговая линия задержки, содержащая устройство управ пения, соединенное выходами с входами управляющих ключей записи и ключей считывания, запоминающие конденсаторы, входы которых подключены к выходам соответствующих им ключей записи и входам ключей считывания, а выходы конденсаторов подсоединены к общей шине операционные усилители, выходы которйх подключены к выходным клеммам входы ключей записи соединены с входной клеммой устройства, о т л и ч à ю щ а я с я тем, что, с целью повышения стабильности и расширения функциональных воэможностей, в нее введены операционный усилитель, ключи восстановления, кон денсаторы хранения, причем вход вве» денного операционного усиления соединен с выходами всех ключей считывания, à его выход - с входами всех ключей восстановления, выходы которых соединены с входами соответствующих .им конденсаторов хранейия и входами операционных усилителей вы ходы .конденсаторов соединены с общей шиной, входы управления ключей восстановления соединены с выходами уст" ройства управления, а входы всех ключей записи соединены между собой.

Источники информации, принятые во внимание при экспертиае

1. Авторское свидетельство СССР

N 450315, кл. H 03,H 7/30, 05.04.74.

2. Авторское свидетельство-СССР

И 665393, кл. Н 63 Н 7/30, 06.12.76

{прототип).

930 открывается ключ записи 1-2, энаI чение сигнала записывается в запоминающий конденсатор 3-2, а последовательность. импульсов управления клю чами считывания и ключами восстановления установит следующее состояние . выходов линии задержки: в конденсатор хранения 7-1 запишется значение сигнала, а в конденсатор хра1 нения 7-2 - 0 х. Во время следующего периода: тактовой частоты откроется ключ записи 1-3 и ключи счи.тывания и ключи восстановления согласно временной диаграмме. В результате значение сигнала 0вх будет храЭ ниться в конденсаторе 7-1 U -в

° вх конденсаторе 7-.2, 0 - e конденсаВх торе 7-3. Во время следующего периода тактовой частоты в конденсатор хранения 7-1 запишется значение сигна4 ла 0 х, в конденсатор хранения 7-2Ъ конденсатор храНе

U „„ 8 конденсатор хранения 7-3Ов„, в конденсатор хранения 7-4" вх

Далее линия задержки работает аналогично.

Как видно из работы линии задерж-, ки, независимо от ее длины цепь прохождения электрических сигналов со- . Зв держит 2 операционных усилителя. поэтому нестабильность выходного напряжения и-го отвода в и-2 раза меньше, чем в известном устройстве.

Операционные усилители 5, 8-1-8-и 55 являются повторителями напряжения с большим входным сопротивлением.

Следует отметить, что на выходе операционного усилителя 5 входной сигнал уплотнен во времени, что поэ. 4Е воляет использовать данную линию за.

930583

° °

° °

° °

° °

Составитель И. Радько

Редактор П.Коссей Техред И.Тепер Корректор H. Ывыдкая

Заказ 3494/79 Тираж 954 Подписное

ВПИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Н-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4