Преобразователь "аналог-код

 

,Г -"=---- .

Т.М.Amm, АМ.in aËÈ g3 pÆ

3 6 н ,1

Азербайджанский институт нефти и ивпа"

w, N, Азизбекова (72) Авторы нзобретени я (73) Заявитель (84) ПРЕОБРАЭОВАТЕЛЬ АНАЛОГ-КОД

Изобретение относится к информациоа но-измерительной технике и может найти применение в системах централизованно го контроля, имеющих протяжные линии связи, которце подвержены воздействию ламах.

Известны методы выделения полезного сигнала, следующего на фоке помех.

Один иэ таких методов корреляционный, заключается в следующем. Измеряемая: аналоговая величина )t подводится к asмерительному устройству но двум.pesasea кабелям связи, на которые соответственно наводятся помехи с случайными амплитудамн f (Чи (М). Далеее аддитивная смесь сигнала и шума Х + f (Ь). и

+ (Ь) поступает на входы пред включенного множительного устройства.

Полученное на выходе множительного ус вройства произведение поступает затем на вход интегрирующего аналого-цифрового преобразователя (АЦП). Через comeeT ствующий интервал усреднения Т «а выходе АЦП образуется код

Т Т Т иД(и+ф,вэЦи.цоем* jx a.Дк

Е f Т 0 0, М" т " 1ф " 13. Ц

o . 0

: и х . хф» у у

Так как помех» f (Ь) ..:и f<(Ь) некоррем юваиы с иолезиим сигналам х, а так жв между собой, то их вэаимщ корреляцМойные фуикпии В > f О, ВД О иВ3, Ь-О. . "%

IS

Вйходной roa АЯП, как ето следует из (3,), окажется пропорциональным квадрату входной величины х ч К хч . (2).

Коеффипиент пропорциональности К для всех суаествукхиих АЦП, как пРавило беретск peisa@e единице Поэтому pesym тат измерения находят как Х У3, т. е. измерительное устройство оснащают цнфро3 93064 вым блоком извлечения квадратного корI няИтак, известный преобразователь содержит последовательно включенные множительный блок, интегрирующий АЦП и блок извлечения квадратного корня 1 .

Недостатком этого устройства являет ся то обстоятельство, что погрешности всех упомянутых блоков оказывают непосредственное влияние на точность преобра- щ зования. Другой недостаток устройства состоит в необходимости извлечения квадратного корня, процедура которого, как известно, является достаточно трудоемкой и длительной, а результат приблн-

Известно устройство содержащее переключатель, входы .которого соединены с входной шиной устройства и выходом БАП, а выход - с входом АЦП, выход которо- щ го непосредственно и через регистр памяти соединен с входами первого сумматора, выход которого соединен с входами множительиого и делитепьного блоков.

Другой вход последнего соединен с выхо-23 дом второго сумматора, а выход - с дру- . гим входом множительного блока, выход которого соединен с входом третьего сумматора, выход которого соединен с входами UAH и второго регистра памяти, вы- зо ход которого соединен с другим входом третьего сумматора, входамн второго сумматора и третьего регистра памяти, выход последнего соединен с другим входом второго сумматора, а выходы блока упраь ленни соединены с управляющими входами переключателя, ADO, делительного блока и трех регистров памяти.

Скорость сходимости итераций, то есть быстродействие известного устройства, оценивается следующим образом. Рп-2- )=Ч-12> 2), (з)

4,649 где Z - цифровой эквивалент истинного (без погрешностей) значения входной величины х, 2. „,2п - коды, полученные в результате проведения соответственно и -1 и и ите« раций;

Z< ««2ð — разность, характеризующая величину абсолютной погрешности измерения на каждой итерации 2I.

Таким образом, с одной стороны имееч ся преобразователь, обеспечивающий хорошее подавление помех случайной приро-.

9 ф ды, что является особо ценным качеством, но обладающий низким быстродействием и точностью, а с другой - измерительное устройство способное эффективно корректировать систематические погрешности ана-. лого-цифрового преобразователя.

Однако при квадратичной характеристике (2) применение известной структуры, реализующей итерационный метод измерения, не обеспечивает высокого быстродействия.

Кроме того, оно не обеспечивает коррекцию влияния помех случайной приp ollbI

Цель изобретения - повышение быстродействия и точности преобразования.

Поставленная пель достигается тем, что в первый преобразователь аналог-код

t содержащий переключатель, первый вход которого соединен с первой входной шиной, а второй — с выходом цифро-аналогового преобразователя, вход которого соединен с выходами первого сумматора, и входами первого регистра памяти, выходы которого соединейы с первыми входами первого сумматора, аналого-цифровой преобразователь, выходы которого соединеиы с первыми входами второго сумматора и второго регистра памяти, выходы последнего соединены с вторыми входами второго сумматора выходы которого соединены с первыми входами блока деления, а с первого по четвертый выходы блока управления соединены с управля оаими входами первого переключателя, аналогоцифрового преобразователя и регистров памяти, введены второй переключатель, блок вычисления производной и множительный блок, входы которого соединены с выходами переключателей, а виход - с входом аналого-цифрового преобразователя, при этом входы блока вы« числевия производной соединены с выходами первого регистра памяти, & Выхо ды с вторыми входами блока деления, выходы которого соединены с вторыми входами иервого сумматора, причем первый вход второго переключателя подклю чен к второй входной шине, второй входк выходу пифро-аналогового преобразователя, а управляющий вход - к первому выходу блока управления.

На чертеже представлена блок-схема преобразователя аналог код, содержащего переключатели 1 и 2, множительный блок

3, интегрирукяций аналого-цифровой преобразователь (АБП) 4, регистры памяти 5 и 6, сумматоры 7 и 8, цифро-аналоговый

5 03064 9 6 преобразователь (ЦАП) 9, а также блок хранящимся в регистре памяти 6 кодом

10 деления, блок 11 вычисления пронэвод- начального приближения, образует код . ной и блок 12 управления нового приближения

Преобразователь работает следующим ЧО-ъ» образом.

В исходном состоянии переключатели

1 и 2 установлены в положение, при Полученный код Z„ïåðåïèñûâàåòcÿ с котором входная величина х с наложен- выхода сумматора 8 в ЦАП 9 и регистр ными на нее помехами и ф по входным памяти 6 (вместо кода начального при шинам устройства подводйтся к входам Ie ближения), откупа далее ввЬпится в множительного блока 3. Полученное на; блок 11. выходе блока 3 произвепение (X+) )x(+/ В следующем такте производится аналопоступает далее на вход интегрирующего го-цифровое преобразование полученного

АЦП. По истечению заданного интервала sa выходе множительного блока 3 квадраусрепнения на выходе интегрирующего М та выходной величины ЦАП 9, опведеля

АЦП 4, как это слегует из (1) образуе мой теперь значением введенного в Hего " ся соответствующий код », который кода 2 . На выходе сумматора 7 образатем переписывается в регистр памя- эуется разность результата преобразовати 5» ния АЦП 4 кода а н кода Ч», храняПереключатели 1 и 2 переводятся в 2о щегося в регистре 5. Полученная раэположение, при котором выход ЦАП 9 ность пелится в 10 на вычисленное бло оказывается подключению к обоим вход " ком 11 значение производной функции дам множительного блока 3. В регистр Р (к) s точке 2.. Частное от деления, памяти 6 вводится некоторый коп началь- суммируясь в сумматоре 8 с кодом ре ного приближения Ео в качестве которого И гистра памяти 6 -,, образует код слеможет быть выбрана любая точка дующего приближения диапазона измерения. Производится анало"Ч го-цифровое преобразование полученного " + (ц на выходе множительного блока 3 кваФ Р (Х }" 5.Х, рата выходной величины ЦАП 9, соетвет 36 П оследующие итерации производятся ствующей введенному ЦАП 9 из р "истра аналогично вышеописанному Результат в -го при вкения к истинному цифровэ

Результат преобразования — код 0 му эквиваленту измеряемой величины 2» полученный на выходе АЦП 4, алгеброи» при этом будет и д при этом удет определяться из выраже. чески суммируется в сумматоре 7 с ксм- gy дом ч», хранящимся в регистре цамя ти 5. На выходе сумматора 7 при этом .2 =Х

-Ч

В-4 Ф (. образуется разность 30 - + .

6- 1 6-1 ке 1 1 вычисляется производная . Для скоРости сходж»ости алгоРитма функция, являющейся в давном случае результирующей функцией преобразования . (2 -2.»,)РР Рп»-2»1 (8). множительного блока 3 и АБП 4, в точ- -Аналогичная налогин ная оценка быстродействия. ке, задаваемой значением кода регистра устройства @ ства лрнваалась выше (см, ыра памЯти 6. Указаннан РезУльтиРУющаЯ фУик жеяще 3) и имеет и имеет вид ция преобразования в рассматриваемом случае (без учета погрешностей блока 3 4 × н-. " +! и АЦП 4) имеет вид F. (X) Х

t}

Как видно из приведеншях выражений

Следовательно, производная данной быстродействие предлагаемого устройфункпии для некоторого значения Х Z < ства выпе быстродействия известных, в

59

PBBRG g, то же враьМ, наряду с коррекпией погрешностей множительного блока 3 и АЦП 4, r- (х) х = z„. = И; (4) в устройстве обеспечивается отстройка от

Разность Уо - », полученная на вы- помех случайной природы. ходе сумматора 7, делится в блоке 10 Формула изобретения на вычисленное блоком 11 значение прои водной по формуле (4) в точке zo . — Преобразователь аналог-код, содержаЧастное от. деления в блоке 10, алгеб щий первый переключатель, первый вход роическн суммируясь в сумматоре 8 с которого соединен с первой входной щи

7 9306 ной, е второй с выходом иифро-аналогового преобразователя, вход которого соединен с выходами первого сумматора н с входами первого регистра памяти, выходы которого соединены с первыми входами первого сумматора, аналого-пифровой преобразователь» выходы которого соединены с первыми входами второго сумматора и второго регистра памяти, выходы последнего соединены со вторыми входа- 1й ми второго сумматора, выходы которого соединены с первыми входами блока де= пения» & с первого ио четвертый выходы блока управления соединены с управляющими входами первого переключателя, ана лого-цифрового преобразователя и регистров памяти, о т л s ч а ю шийся тем, что„с келью аовыиюиия быстродействия и точности преобразования, введены второй переключатель, блок вычисления производной и множительный блок, входы

«второго соединены с выходами пере49 8 ключателей, а выход» с входом аналогэпифрового преобразователя, при этом sxoды блока вычисления производной соединены с выходами первого регистра памяти, а выходы - с вторыми входами блока деления, выходы которого соединены с вторыми входами первого сумметора, причем первый вход второго переключателя подключен к второй входной мине, второй вход - к выходу ифро-аналогового преобразователя, а уиравлякяяий вход - к первому выходу блока управления.

Источники информапии, принятые во внааание при экспертизе

1. Харкевич А.Л. Избранные труды. том. 3: Теория информации, опознавания образов. М., Наука, 1973, т. 3, с. 8, 122.

2. Авторское свидетельство СССР

34 700001»» кл. Я 03 К 13102»

01.1 1.78. !

ВНИИПИ Заказ 3527/82 Тираж 954 Подписное филиал ППП Патент, г. Ужгород» ул, Проектная, 4