Цифровой фазометр

 

Союз Советских

Социалистических

Респубпик

ОПИСЛНИЯ

И ЗОБРЕТЕ Н ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

< 932423

1 г (6l ) Дополнительное к акт. свид-ву (22) Заявлено 02. 01.80 (21) 2864662(18-21 (51}М. Кл. с присоединением заявки .%

G 01 11 25/00

3Ъеудерстееекый квинтет

СССР (23) Приоритетае далек езееретеккй и еткрыткй

Опубликовано 30.05.82. Бюллетень № 20

Дата опубликования описания 30.05.82 (53} УЛK 621. 317. . 77 (088. 8) (72) Автор изобретения

И. Г. Неплохов (7 l ) Зая вител ь (54) ЦИФРОВОЙ ФАЗОМЕТР

Изобретение относится к измерению электрических величин, в частности к измерению сдвига фаз между двумя периодическими сигналами и может быть использовано для измерения фазовых сдвигов в пределах, значительно больших 360 о

Известен цифровой фазометр, со.держащий преобразователь фаза-временной интервал, выход которого соединен с одним входом совпадения, другой вход - с выходом генератора счетных импульсов, а выход - со счетным входом счетчика.f 1 1.

Данное устройство обладает низкой точностью при измерении углов, превышающих 360

Известно устройство для счета циклов в дискретной электронной фазометрии, содержащее счетчик долей фазового цикла, реверсивный счетчик целых циклов, блок управления, вентили записи, электронный блок определения перехода границы фазового цикла и его знака, выполненный на двух элементах совпадения и триггера. памяти, входы которого через вентили. записи соединены с потенциальными выходами старшего разряда счетчика долей фазового цикла, при этом входы одного из элеиентов совпадения соединены с нулевыии выходами двух старших разрядов счетчика и единичныи выходом триггера памяти, входы

10 другого элемента совпадения соединены с единичными выходами двух старших. разрядов счетчика долей фазового цикла и нулевым выходом триггера памяти, а выходы схем совпаде35 ния - с входами реверсивного счетчика целых циклов j 2 j.

Известное устройство имеет высокую точность при изменении фазового сдвига в пределах, превышающих 360".

Однако, если разность двух последовательных значений сдвига фаэ превышает 90, то возникает аномальная ошибка измерения, заключающаяся

932423 4 в неправильном подсчете числа целых циклов сдвига фаэ, в результате чего резко снижается точность измерения, Цель изобретения - повышение -точности измерений.

Поставленная цель достигается тем, что в цифровом фазометре, содер" жащем счетчик долей фазового цикла, выходами соединенный с блоком определения перехода границы фазового 16 цикла и его знака, выходы которого соединены с реверсивным счетчиком целых циклов, и вентиль записи, блок определения перехода границы фазового циклэ и его знака содержит и-раз- д рядный параллельный регистр памяти, n+1-разрядный параллельный сумматор, выход и-го разряда которого соединен с первым входом его n+1-разряда, а второй вход подключен к шине логической единицы, первые входы и младших разрядов соединены с соответствующими и входами и-разрядного регистра памяти, вторые,— с его сооТ ветствующими и инверсными выходами, а реверсивный счетчик целых циклов выполнен в виде m-разрядного параллельного сумматора и m-разрядного параллельного регистра памяти, m входов которого соединены с выходами

39

m-разрядного сумматора, à m выходов с его первыми m входами соответствующих разрядов, кроме того, второй вход младшего разряда m-разрядного сумматора подключен к шине логической единицы, а вторые входы старших разрядов объединены, причем тактовый вход п-разрядного, параллельного регистра памяти блока определения перехода границы фазового цикла и его знака подключен к шине тактовых им Я пульсов и к одному из входов вентиля записи, выход которого соединен с . тактовым входом m-разрядного параллельного регистра памяти, при этом другой вход вентиля записи соединен с выходом и+1-го разряда n+1-разрядного параллельного сумматора.

На чертеже представлена функциональная схема предлагаемого устроиства.

Цифровой фазометр состоит из счетчика 1 долей фазового цикла, блока

2 определения перехода границы фазового цикла и его знака, с реверсив- >S ного счетчика 3 целых циклов, венI тиля 4 записи, шины 5 тактовых импульсов. Блок 2 определения перехода границы фазового цикла и его знака содержит и-разрядный параллельный регистр 6 памяти, и+1-разрядный параллельный сумматор 7, выход и-го разряда которого соединен с первым входом его и+1-ro разряда, а второй вход подключен к шине 8 логической единицы, первые входы и младших разрядов соединены с соответствующими и входами и-разрядного регистра 6 памяти, вторые с его соответствующими и инверсными выходами. Реверсивный счетчик

3 целых циклов выполнен в виде m-разрядного параллельного сумматора 9 и m-разрядного параллельно -о регистра 10 памяти, m входов которого соединены с m выходами m-разрядного сумматора 9, à m выходов — с его первыми m входами соответствующих разрядов. Второй вход младшего разряда m-разрядного сумматора 9 подключен к шине 11 лоГической единицы, а вторые входы старших разрядов объединены. и входов и-разрядного параллельного регистра 6 памяти блока 2 определения перехода границы фазового цикла и его знака соединены с соответствующими и выходами счетчика 1 долей фазового цикла, инверсный выход старшего разряда с объединенными входами старших разрядов m-разрядного параллельного сумматора 9, а тактовый вход подключен к шине тактовых импульсов к одному из входов вентиля 4 записи, выход которого соединен с TBKTosblH входом m-разрядного параллельного регистра 10 памяти, при этом другой вход вентиля 4 записи соединен с выходом и+1-ro разряда и+1-го разрядного параллельного сумматора 7.

Устройство работает следующим образом.

Счетчик 1 долей фазового цикла измеряет и преобразует дробную часть величины сдвига фаэ (цикл равный

О

360 принят за единицу) в параллельный двоичный арифметический и-разрядный код. Иасштаб преобразования выбран так, чтобы при изменении сдви. га фаз от О до 360 значение входнод

И го кода изменялось от 0 до 2

Результат измерения дробной части последнего фазового сдвига с выходов счетчика 1 долей фазового цикла поступает на один из п входов младших разрядов и+1-го разрядного сумматора 7, на другие и входов этих р;.тэпли

932423 дов с и инверсных выходов и-разрядного регистра б памяти поступает инверсный код дробной части предыдущего значения фазового сдвига. В и+1-м разряде и+1-го разрядного сум- 5 матора 7 производится сложение по модулю два значений и-го разряда, переноса и-го разряда и+1 разрядного сумматора .7 и единицы. В результате сложения на выходе n+t разряда и+1-разрядного сумматора 7 либо возникает уровень логической единицы и открывается вентиль 4 записи, либо уровень логического нуля и вентиль

4 записи закрывается. !5

Первый случай соответствует разности дробных частей двух послед-. них значений фазовых сдвигов большей 180, при этом фиксируется переход в соседний цикл фазового сдви- 26 га. Тактовый импульс с шины 5 проходит через вентиль 4 записи, поступает на тактовый вход m-разрядного регистра 10 памяти и записывает в виде параллельного двоичного арифметичес- 2$ кого кода число целых циклов последнего значения сдвига фаз.

Если предыдущее значение дробной части сдвига фаз, записанное в п-раз. рядном регистре 6 памяти меньше Зо

180, знак перехода фазового цикла отрицательный, значение числа целых циклов уменьшается на единицу. При этом с инверсного выхода. старшего разряда и-разрядного регистра 6 памяти на объединенные входы и1-разрядного сумматора 9 поступает уровень логической единицы. m-разрядный сумматор 9 производит сложение двоичного кода числа целых циклов предыдущего сдвига фаз, записанного в m-разрядном регистре 10 памяти с кодом, состоящим иэ одних единиц. Например, пусть число целых циклов предыдущего сдвига фаз равно 12, тогда число целых циклов последнего значения сдвига фаз 12-1=11 определяется:

1111

1011

Если дробная ча"ть предыдущего значения сдвига фаэ больше 180 знак перехода — положительный, число целых циклов увеличивается на единицу. На объединенные входы m-раэ55 рядного сумматора 9 поступает уровень логического нуля, а на вход младшего разряда — уровень логической единицы с шины 11 погической единицы. При этом п -разрядный сумматор 9 производит сложение двоичного кода числа целых циклов предыдущего сдвига фаэ с кодом, имеющим единицу в младшем разряде и нули в остальных. Например, операция 12+1=13 определяется:

0001

1101

Второй случай соответствует разности дробных частей двух последних значений фазовых сдвигов меньшей

180, при этом фиксируется отсутствие перехода в соседний цикл, вентиль 4 записи закрывается и в m-разрядном регистре 10 памяти остается записанным двоичный код значения числа целых циклов предыдущего фазового сдвига. Причем как в случае записи в m-разрядный регистр 10 памяти, так и при отсутствии ее с ши:ны тактовых импульсов на тактовый ,вход и-разрядного регистра 6 памяти ! поступает тактовый импульс и запи сывает значение дробной части последнего сдвига фаз, которое поступает . на его и входов с и выходов счетчика 1 долей фазового цикла.

При таком выполнении блока определения перехода границы фазового цикла и его знака и реверсивного счетчика целых циклов производится сравнение всех разрядов двоичных кодов значений дробных частей двух последних фазовых сдвигов. Следовательно, даже если их разность близ. ка к 180, производится правильное определение числа целых циклов сдвига фаз.. Указанное значение разности фазовых сдвигов практически не возникает даже при минимальном отношении сигнал/шум в усилительных каналах цифрового фазометра. Таким образом, снижается вероятность возникновения аномальной ошибки, что приводит к повышению точности измере. ния сдвига фаз. формула изобретения

Цифровой фазометр, содержащий счетчик долей фазового цикла, выходами соединенный с блоком определения перехода границы фазового цикла и его знака, выходы которого соединены с реверсивным счетчиком целых циклов, и вентиль записи, отличающийся тем, что, с целью повышения точности измерения, блок определения перехода границы фазОВОГО цикла и еГО Знзка СОдержит и-разрядный параллельный pelистр памяти и и+1-разряднььй параллельный сумматОр, ВыхОд и ГО раз ряда которого соединен с первым

ВхОДОм еГО и+1 ГО раЗрЯДа, а ВТс рой Вход подключен к шине логической единиць|ь перБые Входы и младших разрядов соединены с соответствующими и Входами п=разрядного регистра памятиь вторые - с его соответствующими и-инверсными Выходами, а

РЕВСРСИВНЫЙ СЧЕТЧИК ЦЕЛЬьх ЦИКЛОВ выполнен В виде гп-разрядного параллбльного сумматора и m-разрядного

ПВРаЛЛЕПЬ НОГО РЕГИСтРа Паня ГИ ь

m ВХОДОБ КоторОГО СОеДИНеHbl C III

BbfõoäBìè m разряднОГО сумматОра, а Ш ВЬьХОДОВ С Е! О ПЕРВЫМИ Я3 ВХОДВ ми соответствующих разрядов, кроме

ТОГО, ВТОРОЙ Вход мпадшеГО РВЗРЯДд

m-разрядного сумматора подключен к шине логической единицы, а Вторые входы старших разрядов объединены, причем тактовый вход и-разрядного

% параллельного регистра памяти блока определения перехода границы фазового цикла и его знака подключен к шине тактовых импульсов и одному из входов вентиля записи, выход которого соединен с тактовым входом m-разрядного параллельного регистра памяти, при этом другой вход Вентиля записи соединен с выходом и+1-го разряда и+1-разрядного параллельного сумматора.

Источники информации, принятые во внимание при экспертизе

1. Смирнов П.Т. Цифровые фазомет"

2в ры. П., "Энергия", 1974, с. 43.

2. Авторское свидетельство СССР

61 274221, кл. G 01 R 25/00, 24.04.68.

)Ilia 6 1ираж 19

БНИИПИ Государственно -О комитета СССР по делам изобретениЙ и открытий

11 (0 .;, Иоскваь Ж-3), Раушская наб., д. 4/g

Подписное филиал ппп па ент, Г. Yii

Составитель H. Агеева

Редактор В. Пилипенко Техред Т.Иаточка Корректор E. Рощко