Устройство для регулирования скорости движения магнитного носителя

 

ОП ИСАНИЕ

Союз Советскик

Социалистических республик

<и>9

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 12. 12. 79 (21) 2849965/18-10 с присоеаинением заявки М (23) Приоритет (51)М. Кл.

G 11, В 15/46

1оеударстеснай кеиктет

СССР ло аелеи нзебретевкй я открытки

Опубликовано 30.05.82. Бктллетеиь М 20 (53) УД3(681. 846

° 73(688.8) Дата опубликования описания 30 . 05.82 (72) Авторы изобретения

В.К. Стеклов, С.Г. Воробьев и В.Г. Ш

Одесский электротехнический институт им..А.С. Попова (71) Заявитель (54) УСТРОЙСТВО ДЛЯ РЕГУЛИРОВАНИЯ СКОРОСТИ

ДВИЖЕНИЯ МАГНИТНОГО НОСИТЕПЯ

Изобретение относится к приборостроению и может быть использовано в аппаратуре точной магнитной записи..

Известны устройства для регулирования скорости движения маг, нитного носителя, содержащие час3 тотный либо фазовый дискриминатор, с помощью которых оценивается отклонение частоты или фазы контрольных сигналов поступаюУ .то щих с носителя и вырабатывается

; управляющий сигнал, компенсирующий данное отклонение Я и (2g.

Наиболее близким к предлагаемому по технической сущности является устройство, содержзщее формирователь входных импульсов, соединенный с входами частотного и фазового дискриминаторов, генератор опорной частоты, подключенный через управляемый делитель частоты к другим входам частотного и фазового дискриминаторов, а также последовательно соединенные, усилитель мощности и электродвигатель.

В известном устройстве изменение скорости движения магнитного носителя приводит к изменению частоты и фазы контрольной последовательности импульсов, которая после деления поступает на вход частотного и фазового дискриминаторов. Сигналы частотного и фазового дискриминаторов суммируются и через усилитель мощности воздействуют на электродвигатель, изменяя необходимым образом его обороты (31.

Однако при изменении частоты контрольных импульсов от нуля до номинальности и вообще в случаях больших рассогласований, фаза сигнала изменится на 2кЪ радиан, где число тт зависит от величины рассогласования, что вызовет. значительное снижение точности регулирования скорости.

К(юме того, поскольку генератор опорной частоты не синхронизирован

3 932558 с входным сигналом, возможно ложное установление Фазы, что также снижает точность и надежность работы устройства.

Цель изобретения — увеличение точности регулирования скорости движения магнитного носителя и повышеwe надежности. работы устройства.

Поставленная цель достигается теи, что в устройство введены блок Фазирования, блок регулирования длительности управляющих импульсов и широтно-импульсный модулятор, вход которого соединен с выходои блока регулирования длительности управляющих импульсов, а выход - с входом усилителя мощности, при этом выход частотного дискриминатора соединен с первым входом блока регулирования длительности управляющих импульсов непосредственно и через блок фазирования с третьии входом фазового дискриминатора, выход которого подключен к второму входу блока регулирования длительности управляющих импульсов.

На фиг. 1 представлена структурная схема устройства для регулирования скорости движения иагнитного носителя; на Фиг. 2 — развернутая структурная схема устройства; на фиг.3 - вреиенная диаграмма, поясняющая работу схемы.

Устройство содержит формирователь

1 входных импульсов, выход которого соединен с первыми входами частот35 ного 2 и фазового 3 дискриминаторов, генератор 4 опорной частоты, выход . которого через управляемый делитель

5 частоты подключен к вторым входам

40 .дискриминаторов 2 и 3,последовательно соединенные усилитель 6 мощности и электродвигатель 7, при этом выход частотного дискриминатора 2 соединен с третьим входом фазового дис45 криминатора 3 через блок 8 фазирования и с первым входом блока 9 регулирования длительности управляющих импульсов - непосредственно. Выход фазового дискриминатора 3 подключен к второму входу блока 9 регулирования

so длительности управляющих импульсов, выход которого через широтно-иипульсный модулятор 10 подключен к входу усилителя 6 мощности. Частотный дискриминатор 2 состоит из схемы И 11 на три входа, счетчика 12 импульсов, схемы И-НЕ 13 на . входов,- блока 14 памяти, дешифратора 15 на И входов, 4 двухвхоцовой схемы ИЛИ 16. Фазовый дискриминатор 3 состоит из счетчика импульсов 17, дешифраторов чисел (2 - 1) 18, (†+ 1) 19 и m 20, двух

RS-триггеров 21 и 22, двух двухвходовых схем И 23 и 24. Управляемый делитель 5 частоты состоит из двух последовательно соединенных делителей на триггерах 25 и 26 ° Блок 8 фазирования состоит из RS-триггера

27, схемы И 28 на три входа, RS-триггера 29, двухвходовой схемы И 30, схемы ИЛИ 31 на три входа. А блок 9 регулирования длительности управляющих импульсов состоит из RS-триггеров 32 и 33, двухвходовой схемы ИЛИ

34, схемы НЕТ 35, блока 36 дешифраторов чисел, схемы ИЛИ 37 íà ii+3 входов.

Импульсы высокой частоты от генератора 4 опорной частоты через управляемый делитель 5 частоты поступают на входы частотного 2 и фазового 3 дискриминаторов. B частотном дискриминаторе 2 эти импульсы через схему И 11 поступают на вход счетчика

12 импульсов поскольку на первом входе схемы И 11 поддерживается логическая "1" схемой И-НЕ 13, а на втором тоже будет логическая "1" с формирователя 1 до прихода очередного контрольного импульса. Если до прихода очередного контрольного импульса счетчик 12 успевает заполниться (что возможно в режиме разгона и при 6ольших рассогласованиях), то дальнейшее прохождение импульсов через схему

И 11 блокируется снятием логической "1" с первого входа схемой И-НЕ

13. С приходом очередного контрольного импульса счетчик 12 переводится в нулевое состояние, имевшаяся в нем информация переписывается в блок

14 памяти, представляющий собой

И О-триггеров, где и хранится до прихода следующего контрольного импульса. В зависимости от кода, записанного в блоке 14 памяти, на определенном выходе дешифратора 15 в течение такта будет поддерживаться логическая единица. Если счетчик 12 заполнен, то логическая "1" находится на последнем выходе дешифратора 15. Всего дешифратор 15 имеет

2 выходов, где H- количество его

И. входов. Эта единица в течение такта подается на вход определенного де5 9325 шифратора числа блока 36 дешифраторов чисел, блок 9 регулирования длитедьности управляющих импульсов. Дешифраторы чисел представляют собой многовходовые схемы И, каждая из которых связана с определенными выходами счетчика 17 фазового дискриминатора 3.Таким образом, при определенном коде на счетчике 17, только на выходе одного определенного дешифратора числа блока 36 дешифраторов чисел, возможно появление единичного импульса при условии, что на дополнительный его вход подан единичный логический уровень от дешифратора 15 частотного дискриминатора 2.

Поскольку в течение такта логическая "1" с частотного дискриминатора

2 подается только на один определенный дешифратор числа блока 9 регулирования длительности управляющих импульсов, то на его выходе и по-. явится единичный импульс, который пройдя через схему ИЛИ 37, переведет в нулевое состояние широтно-импульсный модулятор 10, который в начале такта устанавливается в единичное состояние сигналом с выхода схемы

ИЛИ 31. Следовательно, ширина управляющего импульса с выхода широтно- . 30 импульсного модулятора 10 зависит от кода числа зафиксированного на счетчике 12 частотного дискриминатора 2.

3S

Сигнал с фазового дискриминатора 3 до определенного момента блокируется нулевым потенциалом, подаваемым с выхода схемы ИЛИ 16 на,входы схем И 23 и 24 фазового дискрисми- 4в натора 3. Таким образом, исключается нежелательное влияние сигнала фазового дискриминатора на процесс регулирования при больших рассогласованиях. Как только разность между текущим и номинальным значениями скорости вращения электродвигателя уменьшится до установленной величины, единичный потенциал начнет поо2N чередно появляться на выходах — - 1 Se

2и

2 и — 2 + 1 дешифратора 15, подключенных к входам схемы ИЛИ 16. На выходе последней установится логическая единица, которая разблокирует 33 фазовый дискриминатор 3 и разрешит работу дешифратору числа — блока 36

2 дешифраторов чисел.

58 -6

Характеристика фазового дискри" минатора 3 формируется в RS-триггерах 21 и 22 по сигналам от дешифраторов чисел «2 - 1) 18 (2 + l)!9 и m 20. В начале такта счетчик 17 и триггер 22 переводятся в нулевое состояние, а триггер 21 - в единичное сигналом с дешифратора 20 числа m. Триггер 2 1 переводится в нулевое состояние сигналом с дешифратора числа (2 - 1) 18, а триггер 22 в единичное состояние сигналом с дешифратора числа (- + l) 19. Таким

2 образом, на выходе триггера 21 поддерживается логическая "1" от начала такта и до дешифрации числа

m (- - 1), а на триггере 22 - от дешифрации числа — + 1 и до конца так

2 та, Эти единичные уровни поступают на входы схем И 23 и 24 соответственно.

Контрольный импульс с формирователя 1 может поступать на входы схем

И 23 и 24 фазового дискриминатора

3 с опережением, отставанием либо без фазового рассогласования.

Если контрольный импульс поступает с опережением по фазе (текущая скорость выше номинальной), т.e., в момент между началом такта и прохождением на счетчике 17 кода, со% ответствующего числу — " !, то он пройдет .через схему И 23, поскольку в этом интервале времени на другом ее входе поддерживается логическая

"1" триггером 21, и переведет RSтриггер 32 блока 9 регулирования длительности управляющих импульсов в единичное состояние. Единичный уровень с триггера 32 до конца такта разрешает работы дешифратору числа

 — 1 блока 36 дешифраторов чисел.

В случае отставания по фазе контрольного импульса (текущая скорость ниже номинальной), он пройдет через схему И 24 и переведет триггер 33 в единичное состояние, который разре" шит работу дешифратору числа .+ 1

O блока 36 дешифраторов чисел.

В этих случаях схема HET 35 бло- ка 9 регулирования длительности уп9325 равляющих импульсов задерживает сиг нал от дешифратора числа — блока 36

2 дешифраторов чисел благодаря тому, что на запрещающем входе схемы НЕТ

35 поддерживается логическая "1", поступающая через схему ИЛИ 34 от триггера 32 либо 33.

И наконец, если контрольный импульс поступает без рассогласования, 10 то он поступает на фазовый дискриминатор 3 в интервале между протеканием на счетчике 17 кодов чисел

N пт

1 и — + 1. Поскольку в этом ин2 2 15 тервале триггеры 21 и 22 находятся в нулевои состоянии, то контрольный импульс не пройдет ни через схему И 23, ни через схему И 24. Следовательно триггеры 32 и 33 блока 9 2в регулирования длительности управляющих импульсов остаются в нулевои состоянии, чем разрешается прохождение сигналов от дешифратора числа

fA 25 — блока 36 дешифраторов чисел через

2 схему HET 35. Этот сигнал через схему ИЛИ 37 переводит в нулевое состояние широтно-импульсный модулятор l0 точно посредине такта.

Для фазового согласования цикла работы фазового дискриминатора 3 с произвольно поступающиии контрольныии иипульсами служит блок 8 фазирования. Перед рассиотрением его работы необходиио отметить, что счет-N чик 12 заполняется зз два, а счетчик 17 - за один такт. Частота поступления импульсов на счетчик 17 .(еикостью а) в несколько раз выше, чем на счетчик,12, что связано с тре-4О буемой точностью.

Процесс заполнения счетчиков 12 и 17 показан на дйаграммах д и соответственно (фиг. 3). В режиме разгона счетчик 12 успевает заполниться (,диаграмма б момент й„) и сохраняет свое состояние до йоступления контрольного импульса (моиент

Q). Контрольные импульсы изображе ны на диаграиие О . Начало их пос50 туплейия взято произвольно. C nocrynpewex на вход устройства первого контрольного!импульса счетчик 12 сбрасывается, а на последнем выходе Р> дешифратора 15 устанавливается единичный уровень (диаграмма ). До момента t с дешифратора 15 не поступает разрешающий сигнал в блок 36

58 8

\ дешифраторов чисел, поэтому широтноимпульсный модулятор 10 не сбрасывается !диаграмма 0-) и на электродвигатель 7 подается постоянное напряжение, что способствует быстрейшему его разгону.

0о истечении некоторого времени (зависящего от характеристик электродвигателя, параметров схемы и выхода дешифратора) сигнал появится на Р„ выходе дешифратора 15 (диаграмма г). Соответственно уменьшается длительность управляющих импульсов на выходе широтно-импульсного модулятора 10 (диаграмма и). Наконец, при приближении скорости электродвигателя к номинальной, единичный уровень будет появляться на выходах

Ъ и

2- -1 и 2 + 1 дешифратора 15, диаграммы д и 8 а на выходе схемы ИЛИ

16 устанавливается единичный потенциал (диаграмма ц-), который переводит триггер 27 блока 8 фазирования в единичное состояние (диаграмма К ), чеи разрешает его работу.

С поступлением на вход схеиы И

28 очередного контрольного импульса (назовем его переключающим, момент времени t>), он проходит через схему И 28 (диаграима A), переключает триггер 29 в единичное состояние (диаграмма М), а через схему ИЛИ 31 сбрасывает счетчик 17 в исходное состояние (диаграмма у, точка t ). Как только на счетчике появится код, соответствующий половине цикла его работы, импульс дешифратора 19 чисAl ла — пройдет через схему И 30 (ди2 аграима н ), так как на другом ее входе логическая "1" от триггера 29 схема ИЛИ 31 снова сбросит счетсик 17 в исходное состояние (диаграмма, точка t< ). Этим же иипульсом переводятся s исходное состояние триггеры 27 и 29 (диаграммы К и м).

Работа блока фазирования прекращается. Следующие контрольные импульсы оказываются "привязанными" к средине цикла работы счетчика 17 (диаграммы б, ) .

В рассмотренном случае переключающий импульс поступает в момент

t > с опережением по фазе. Если пе",: ключающий импульс. поступает с отста. ванием по фазе, момент t, то сбрасывание счетчика 17 происходит в мо

58 10 минаторов, и последовательно соединенные усилитель мощности и электродвигатель, о т л и ч а ю щ е е с я тем, что, с целью увеличения точности регулирования скорости движения магнитного носителя и повышения надежности работы устройства, в не"го введены блок фазирования, блок регулирования длительности управляющих импульсов и широтно-импульсный модулятор, вход которого соединен с выходом блока регулирования длительности управляющих импульсов, а выход - с входом усилителя мощности, при этом выход частотного дискриминатора соединен с первым входом блока регулирования длительности управляющих импульсов непосредственно и через блок фазирования с третьим входом фазового дискриминатора, выход которого подключен к второму входу блока регулирования длительности управляющих импульсов.

Формула изобретения

9 9325 мент, при прохождении на счетчике, 1 кода числа вЂ, а в остальном работа блока 8 фазирования проект аналогично описанному (диаграмма К-й) 5 и фазирования закончится за время й6 ty ° .На диаграмме о показаны импульсы с выхода схемы ИЛИ 31, переключающие широтно-импульсный модулятор в единиц-1О ное состояние.

Использование блока фазирования и логического устройства совместно с широтно-импульсным модулятором выгодно отличает предлагаемое устройст- tS во от известного, так как исключается опасность срыва процесса.регулирования, в результате чего повышается надежность.

Устройство для регулирования скорости движения магнитного носителя, И содержащее формирователь входных импульсов, частотный и фазовый дискриминаторы, первые входы которых соединены с выходам формирователя входных импульсов, генератор опорной 3е частоты, который через управляемый делитель частоты подключен к вторым входам частотного и фазового дискриИсточники информации, принятые во внимание при экспертизе

Авторское свидетельство СССР

N 517930, кл. G ll 8 15/46, 21.02.75, 2. Авторское свидетельство СССР

М 533977, кл . G ll B 15/46, 20,05, 75, 3. Авторское свидетельство СССР

N 561997, кл. G ll B 15/52, М.01.76 (прототип).