Множительно-делительное устройство

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 2б11.80 (21) 3009994/18-24 с присоединением заявки М— (23) Приоритет

Опубликовано 070662.Бюллетень Йо 21 (51) М. Кд.з

G 06 G 7/161

Государственный комитет ссс. оо делам изобретений и открытий

153) УДК 681. 335 (088.8) Дата опубликования описания 07 06.82 (72) Авторы изобретения

A.E Âîëûíñêèé, С.A.Ðà÷èí и A.A.Ñìèðíîâ (71) заявители (54) МНОЖИТЕЛЬНΠ— ЛЕЛИТЕЛЬНОЕ УСТРОИСТВО

Изобретение относится к вычислительной технике и предназначено для использования в аналоговых и аналого-цифровых вычислительных устройствах.

Известно множительное устройство, в котором требуемое значение дробнорациональной функции формируется в сумматоре с помощью интегрирующего преобразователя напряжения в длительность импульса как алгебраическая сумма приближенного результата первого такта и поправки, формируемой в двух последующих тактах (1).

Недостатком цанного устройства является необходимость . выполнения условия /Е К/ < 2 г. где Š— третья переменная1

2.

К вЂ” коэффициент преобразования интегрирующего преобразователя напряжения в длительность импульса, налагающий ограничение на рабочий диапазон устройства относительно третьей переменной.

Наиболее близким к предлагаемому является множительно-делительное устройство, содержащее распределитель тактовых импульсов, преобразователь первой переменной во временной интервал, вход которого является первым входом устройства, последовательно соединенные первый ключ, интегратор, блок запоминания, ВТорой ключ, преобразователь напряжения в длительность импульса, первый выход которого подключен к управляющему входу третьего ключа, информационный вход которого является вторым входом устройства и через последовательно соединенные четвертый ключ и дополнительный масштабный преобразователь подключен к второму информационному входу преобразователя напряжения в длительность импульса, а выход третьего ключа подключен ко входу интегратора, последовательно соединенные пятый ключ и масштабный преобразователь, вход которого под1 ключен к выходу блока запоминания, выход пятого ключа подключен ко входу интегратора, шестой ключ, инфор25. мационный вход которого подключен к информационному входу первого ключа и является третьим входом устройства, сумматор, вход которого подключен ко второму выходу преобразователя напряжения в длительность им934494

ПУЛЬСB, cl ВЫХОД ЯВЛЯЕТСЯ ВЫХОДОМ устройства, управляющие входы первого и шестого ключа подключены к соответствующим выходам преобразователя первой переменной во временной интервал, выходы распределителя 5 тактовых импульсов подключены соотае="ñòHåíHî к управляющим входам преобразователя первой переменной во временной интервал, пятого ключа, второго ключа, преобразователя на- 10 пряжения в длительность импульса, сумматора и четвертого ключа(2/. а этом устройстве расширение диапазона возможных изменений третьей переменной обеспечивается эа счет 15 (! такта автопадстройки коэффициента преобразования интегрирующего преобразователя напряжения в длительность импульса однако введение до полнительнага такта приводит к увели 20 чению длительности рабочего цикла устройства, т.е. к уменьшению его быстродействия, а также связано с затратами на оборудование.. множи-тельно-делительного устройства дополнительным каналом.автоподстройки.

Цель изобретения — увеличение быс;:ðoäåéñòвия устройства.

Поставленная цель достигается тем, что в множительно-делительное устройство, содержащее преобразователь первой переменной во временной интервал, последовательно соединенные первый ключ, интегратор и блок запоминания, второй и третий ключи, сумматор и распределитель тактовых импульсов, вход преобразователя первой переменной во .временной интервал является первым входом устройства, информационный вход первого ключа является вторым Bxoöoì устройства, а 40 управляющий вход подключен к выходу преобразователя первой переменной во временной интервал, информационный вход второго ключа является третьим входом устройства, а выход второго 45 ключа подключен к входу интегратора и к выходу третьего ключа, выход блока запоминания подключен к информационному входу третьего ключа, выход сумматора является выходом устройства,первый, второй, третий и четвертый выходы распределителя тактовых импульсов .подключены соответст:венна к управляющим входам преобра-зователя первой переменной во времен-55 ной интервал, третьего ключа, блока запоминания и сумматора, введены пос— ледовательно включенные нуль-орган и . формирователь временных интервалов, преобразователь выходной переменной во временной интервал и мультиплексор в од нуль-органа подключен к выходу интегратора, а выход подключен к информационному входу формирователя временных интервалов, выход котарога подключен к информационному входу сумматора и к первому информационному входу мультиплексора, информационный вход преобразователя выходной переменной во временной интервал подключен к выходу сумматора, а выход — ко второму информационному входу мультиплексора, выход которого подключен к управляющему входу второго ключа, управляющие входы муль типлексора, формирователя временных интервалов и преобразователя выходной переменной во временной интервал подключены соответственно к пятому, шестому и седьмому выходам распределителя тактовых импульсов.

На фиг. 1 представлена функциональная схема множительно-делительного устройства; на фиг. 2 — временные диаграммы, поясняющие рабату устройства.

Множительно-делительное устройство содержит преобразователь 1 первой переменной во временной интервал, интегратор 2, блок 3 запоминания, распределитель 4 тактовых импульсов, нуль-орган 5, формирователь б временных интервалов, сумматор 7, преобразователь 8 выходной переменной Во временной интервал, мультиплексор 9, первый, второй и третий ключи 10, 11 и 12 соответственно.

На,фиг. 2 обозначено: ц — изменение"выходного сигнала интегратора ?; Π— выходных напряжений интегратора 2 и блока 3 запоминания; С - выходные сигналы формирователя .6 временных интервалов и преобразователя 8 выходной переменной во временной интервал соответственно, Устройство работает следующим образом.

В начале вычислительного цикла, состоящего иэ трех тактов, распределитель 4 выдает команду преобразователю 1 первой переменной во временной интервал на считывание, запоминание и преобразование во временной интервал Сх текущего значения первой перемейной, представленной, например, параметром частотновременной группы или кодом. Далее преобразователь 1 эаыыкает ключ 10 на время х, в течение которого вторая переменная Е подается на вход интегратора. 2 (на диаграмме поз. 13), а на вйходе интегратора

2 формируется линейно-изменяющееся напряжение (на диаграмме поз. 14); к концу укаэанного интервала напряжение на выходе интегратора 2 достигает уровня tEy

1 где - постоянная времени интегри- . рования.

934494

По окончании данной части такта распределитель 4 с помощью мультиплексора 9, роль которого заключа- ется в подключениях входа управления ключа 12 к выходу блока 6 или

8, подключает выход формирователя

6 к входу управления ключа 11 и далее выдает импульс запуска данному формирователю 6. При поступлении данного сигнала формирователь 6 (в простейшем случае — триггерная 10 ячейка) начинает вырабатывать интервал замыкания ключа 11 (на диаграмме поэ. 15), в течение которого третья переменная Е, чья полярность противоположна полярности !5 второй переменной, подается на вход интегратора 2 (на диаграмме поэ. 16)

Выходное напряжение интегратора начинает убывать по линейному закону

V (t) = U + (на диаграмме поз. 17), а в момент t=Tä достижения им нулевого уровня срабатывает компаратор 5. и своим выходным сигналом, условно показанным.на эпюре . 25 импульсов поз. 18, возвращает формирователь 6 в исходное состояние.

В результате последней операции завершается формирование интервала за.мыкания ключа 11, длительность кото- 30 рого заносится также в сумматор 7 в качестве приближенного резУльтата вычисления дробно-рациональной функции (p в первом такте.

Второй такт работы устройства со- 35 держит несколько итерационных циклов (на эпюрах три цикла). В начале каждого из. укаэанных циклов преобразователь 1 замыкает ключ 10 на время, и на вход интегратора поступает вторая переменная (изменения входного и выходного сигналов интегратора в этой части цикла показано на диаграмме поз. 19 и 20 соответственно). По .окончании данной части цикла распределитель 4 подключает с помощью

45 мультиплексора 9 выход преобразоваля 8 выходной переменной во временной интервал ко входу управления ключа ll и далее выдает импульс запуска указанному преобразователю. 50

По данному сигналу преобразователь 8 вырабатывает временной интервал, длительность которого

T + T = t +дТ, Ey о х Е / где дТ вЂ” ошибка дискретности формирования результата первого такта (дТ ) О), соответственно записанному в сумма- 60 тор 7 первому приближенному результа. ту вычисления (процесс формирования интервала показан на диаграмме поз.

21). При этом третья переменная поступает на вход интегратора (на диаграмме поэ. 22), выдавая соответствующий отклик на выходе данного блока (поз. 23) .

В последующей части итерационного цикла распределитель 4 выдает импульс записи блоку 3, по которому данный блок запоминает выходное напряжение интегратора 2 (изменение выходного напряжения блока 3 показано поз. 24, где для наглядности принято, что коэффициент передачи блока Зт = -1, фактически же/m t71

В оставшейся части каждого цикла второго такта распределит!алем 4 выдается на вход управления ключа 12 импульс, длительность которого Т равна частному от деления номинальной постоянной времени интегратора

2 на величину jtn f, в течение данного интервала ключ 11 замкнут, и выходное напряжение блока 3 интегрируется интегратором 2 (изменения входного и выходного сигналов интегратора условно показаны на эпюрах поз. 25 и 26).

Аналогично прототипу можно показать, что к концу второго такта на выходе блока 3 формируется напряжение поправки

П=- — Е +(т +дт)Е = — —, Е .

1 (! ОТ

Т I Ky о ) 1

B начале третьего такта распре делитель 4 за!ыкает на время Т/и1/ ключ 12, и выходное напряжение блока 3 подается на вход интегратора 2 (поз. 27), вызывая соответствующий отклик Hp. его выходе (поз. 28). По окончании данного интервала выход.ное напряжение интегратора 2 достигает уровня()2-- . Далее аналоlм (т х гично первому такту распределитель

4 подключает выход формирователя 6 через мультиплексор 9 ко входу .управления ключа 11 и выдает импульс запуска формирователю 6. Подобно первому такту на выходе формирователя б вырабатывается интегратор управления, в течение которого замы- . кается ключ 11 и третья переменная, чья полярность должна быть противоположна полярности величины поправ" ки, подается на вход интегратора 2 и интегрируется в данном блоке, вызывая убывание его выходного напряжения по линейному з ак Он gj Бр () =()2 (на диаграмме поз. 29) . Нулевое значение величины U в момент =Т„ ре гистрирует ся, к ак и в первом такте, компаратором 5, выходным сигналом которого (на диаграмме поз. 30) формирователь б возвращается в исходное состояние; этим обес печивается окончание выработанного им интервала замыкания ключа 11 (на диаграмме поз ° 31), значение длительности которого с ошибкой дис"

934494 крегности Т„+ ЬТ = /mj Tt /+ дТ ю U

/ Е, заносится в сумматор 7 с. весом Р=

1 — О в качестве поправки к

m полу ен ному ранее приближенному результату вычисления.

K концу третьего такта в сумматоре 7 содержится окончательный результат

Ч = а /- P ьт+I/ò/ò/ / /р

= t„/ / ьт + ьт+ z

Е» ьТ

Е m 15 на точность которого ошибка дискретности формирования промежуточного ре. зультата влияет,как и в прототипе, с весом Р, / Р/(с1 .

Таким образом, в данном устройстье, благодаря использованию одного и того же интегратора во всех тактах рабочего цикла, автоматически выполняется условие его работоспособности (условие сходимости) . Это выгод- 25 но отличает предлагаемое устройство от известного, так как позволяет исключить дополнительные такты автоподстройки параметра и, следовательно, повысить быстродействие множи- ЗО тельно-делительного устройства.

Экономический эффект от использования изобретения обусловлен указанными техническими особенностями устройства. и

Формула изобретения

Множительно-делительное устройство, содержащее преобразователь пер- 4р вой переменной во временной интервал, последовательно соединенные первый ключ, интегратор и блок запоминания, второй и третий ключи, сумматор и распределитель тактовых импульсов, вход преобразователя первой переменной во временной интервал является первым входом устройства, информационный вход первого ключа является входом устройства, а управляющий вход подключен к выходу преобразователя первой переменной во временной интервал, информационный вход второго ключа является третьим входом устройства, а выход второго ключа подключен к,входу интегратора и к выходу третьего ключа, выход блока запоминания подключен к информационному входу третьего ключа, выход сумматора является выходом устройства, первый, второй, третий и четвертый выходы распределителя тактовых импульсов подключены соответственно к управляющим входам преобразователя первой переменной во временной интервал, третьего ключа, блока запоминания и сумматора, о т л и ч а ю щ е е с я тем, что, с целью повышения его быстродействия, в. него введены последовательно включенные нуль-орган и формирователь временных интервалов, преобразователь выходной переменной во временной интервал и мультиплексор, вход нульоргана подключен к выходу интегратора, а выход подключен к информационному входу формирователя временных интервалов, выход которого подключен к информационному входу сумматора и к первому информационному входу мультиплексора, информационный вход преобразователя выходной переменной во временной интервал подключен к выходу сумматора, а выход — ко второму информационному входу мультиплексора, выход которого подключен к управляющему входу второго ключа, управляющие входы мультиплексора, формирователя временных интервалов и преобразователя выходной переменной во временной интервал подключены соответственно к пятому, шестому и седьмому выходам распределителя тактовых импульсов, Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР .9 772411, кл. G 06 G 7/161, 1978.

2. Авторское свидетельство СССР по заявке Р 2807660,кл.G Об G 7/161

1979.

934494

Фиг Я

Составитель Т.Сапунова

Редактор Л.Филь Техред М.Тенер Корректор И.Муска

Заказ 3938/46 Тираж 731 Подписное

Ы)ИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ililil Патент, г. Ужгород, ул. Проектная, 4