Стабилизатор переменного напряжения

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ. СВИДЕТЕЛЬСТВУ

Союз Советски и

Социалист нческ на

Республик ()935892 (61) Дополнительное к авт. свнд-ву (22) Заявлено04. 11.80 (21) 3000898/24-07 с присоединением заявки № (23) Приоритет

Опубликовано 15,06.82. Бюллетень №22

Дата опубликования описания 15.06.82 (51)M. Кл.

Q 05 F 1/12

3Ъоуааоотйенвьй комитет

СССР ао делам изобретений н откоытйй (53) УДК621.316. .722. 1 (088.8) F

А. В. Кобзев, Ю, М. Лебедев и B Й. Семенов ." (72) Авторы изобретения

Научно-исследовательский институт автоматики и электромеканики при Томском институте автоматизированных систем управления и радиоэлектроники (71) Заявитель (54) СТАБИЛИЗАТОР ПЕРЕМЕННОГО НАПРЯЖЕНИЯ

Изобретение относится к электротехнике; в частности к стабилизаторам напряжения, и может быть использовано в качестве источника питания для аппаратуры радиоэлектроники, средств связи, вычислительных устройств, автоматичеоких установок, особенно в тех случаях, гдв требуется высокое качество стабили зации напряжения.

Известен стабилизатор переменного

10 напряжения, содержащий регулирующий

Орган с блоком управления, выпрямитель, входом подключенный параллельно нагрузке, а выходом - к измерительному органу, выполненному на двух интеграторах с об15 нулен нем, осуществляемым ключевыми элементами, источник задающего напряж ния, сосему сравнения, блок компенсации частотной зависимости, включенный в

20 цепь источника задающего напряжения, и синхронизатор, подключенный между зажимами питающей сети и входом формирователя импульсов (1) .

Упомянутый блок компенсации частот 1 ной зависимости выполнен в виде последовательно соединенных модулятора, интегратора, выпрямителя, фильтра и усилителя. Такое выполнение блока компенсации частотной зависимости (наличие сглажи вающего фильтра) приводит к существенному снижению быстродействия и точности стабилизации напряжения в динамических режимах (быстрое изменение частоты питающего напряжения) и сужает область применения таких стабилизаторов.

Наиболее близким по технической сущности к изобретению является стабилиза.тор переменного напряжения, содержащий регулирующий орган, включенный между входными и выходными выводами, выпрямитель, подсоединенный к выходу регулирующего органа, источник задающего на пряжения, интегратор с обнулением на клточевом элементе, ячейку памяти, состоящую из конденсатора, подключенного параллельно входу буферного усилителя и последовательного ключа, установлен3 9358 ного на входе ячейки памяти, синхронизатор, подключенный между входными выводами и входом формирователя импульсов C2)

Однако в известном стабилизаторе интегрирование выходного и задающего напряжений происходит поочередно, быстродействие стабилизатора характеризуется запаздыванием, равным периоду питающего напряжения, что приводит к сни- 1Î жению точности стабилизации на интервале запаздывания, Цель изобретения - повышение быстродействия и точности стабилизации выходного напряжения, !Б

Поставленная цель достигается тем, что в стабилизатор переменного напряже" ния, содержащий регулирующий орган, включенный между входными и выходными выводами, выпрямитель, подсоединенный к выходу регулирующего органа, источник задающего напряжения, интегратор с обнулением на ключевом элементе, ячейку памяти, состоящую из конденсатора, подключенного параллельно входу буферного 2 усилителя и последовательного ключа, уотановленного на входе ячейки памяти, синхронизатор, подключенный между входными выводами и входом формирователя импульсов, введены второй интегратор с обнулением и узел сравнения, вход первого интегратора подсоединен к выходу выпрямителя, вход второго интеграторак выходу источника задающего напряжения, а выходы интеграторов через узел сравнения и ячейку памяти по пипочены к уп35 равляющему входу регулирующего органа, при этом один выход упомянутого форми рователя импульсов подсоединен к цепи управления последовательного ключа ячей40 ки памяти, а другой выход — к цепям управления ключевых элементов интеграторов.

На фиг. 1 приведена функциональная схема стабилизатора переменного напряжения; на фиг. 2 показаны временные ди-, 45 аграммы, иллюстрирующие его работу.

Стабилизатор переменного напряжения содержит регулирующий орган 1 с нагрузкой 2 на выходе, параллельно которой подсоединен вход выпрямителя 3. К вы56 ходу выпрямителя 3 подключен вход пер»вого интегратора 4, а вход второго интеаpampa 5 подсоединен к выходу источника задающего напряжения 6, Интеграторы 4 .и 5 могут быть выполнены„ например, на базе операционных усилителей 7 и 8, в цепи обратной связи которых установлены конденсаторы 9 и 10, зашуптированные

92 ф ключевыми элементами 11 и 12. Выходы интеграторов 4 и 5 через узел сравнения

13 и ячейку памяти 14, содержащую пос ледовательный ключ 15, конденсатор 16, в буферный усилитель 17, подключенный к управляющему входу 18 регулирующего органа 1. Параллельно входному выводу подключен вход синхронизатора 19, выходом соединенного со входом формирователя импульсов 20. Один выход формирователя 20 подключен к цепи управления ключа 15 ячейки памяти 14, а другой выход - к цепям управления разрядных ключей 11 и 12 интеграторов 4 и 5, Стабилизатор работает следующим об разомм.

Напряжение питающей сети 21 (фиг.2) поступает на вход регулирующего органа

1, преобразуясь после фильтрации на его выходе в напряжение 22, которое после выпрямления (кривая 23) подается на вход первого интегратора 4. На вход второго интегратора 5 при этом с выхода источника 6 поступает задающее напря« жение 24. Выходное выпрямленное напря жение 23 и задающее напряжение 24 в течение каждого полупериода питающего напряжения 21 интегрируется интеграторами 4 и 5> преобразуясь на их выходах в напряжения 25 и 26. Обнуление напряжений 25 и 26 производится при замыкании ключей 11 и 12, которое происходит при подаче в их цепи управления с выхода формирователя 20 импульсов 27, сформи» рованных по зад ему фронту синхроимпульсов 28, генерируемых синхронизато- ° ром 19 при каждом переходе через нуль напряжения 21. Выходные напряжения 25 и 26 интеграторов 4 и 5 подаются на вход узла сравнения 13. Их разность (кривая 29), получившаяся в результате сравнения, поступает на вход ячейки памяти 14, При подаче в цепь управления ключа 15 ячейки памяти 14 с выхода формирователя 20 импульсов 30, сфорMHpoBaHHbIx по переднему фронту синхроимпульсов 28, происходит-быстрый заряд (разряд) конденсатора 16 до уровня, соответствующего значению напряжения 29 перед началом его обнуления. В результате этого с выхода ячейки памяти 14 (выхода буферного усилителя 17) на управляющий вход 18 поступает напряжение

3l, пропорциональное разност интегралов от выходного 22 и задающего 24 напряжений, вычисленных эа полупериод напряжения питающей сети.

При изменении частоты "напряжения питающей сети 21 изменяются соответъ5 9358 ственно уровни напряжений 25 и 26 на выходах интеграторов 4 и 5, что в свою очередь, приводит к изменению сигнала ошибки 31 с полупериол ым запаздыванием, что одновременно приводит к псм. вышению точности стабилизации выходного напряжения в динамических режимахе

Источники информации, принятые во внимание при экспертизе

t. Da leC V."ВИЬ|Ьzatoг- nazeti

5ТТ 309. Ra AT7109.R"! t4gggg) д pqu0aCe".ЧССР, 1973, Х г, с. 54 56, рис. 1 3.

2. Авторское свидетельство СССР по заявке % 2793748/24-07, кл, Q 05 F 1/16, 1979 (пРототип).

Я о

Формула изобретения

Стабилизатор переменного напряжения, содержащий регулирующий орган, вклю ченный между входными и выходными 15 выводами, выпрямитель, подсоединенный к выходу регулирующего органа, источник задающего напряжения, интегратор с обнулением на ключевом элементе, ячейку памяти, состоящую из конденсатора, подключенного ко входу буферного усилителя, и последовательного ключа, установленного на входе ячейки памяти, синхронизатор, подключенный между входBb948 выводами и входом формирователя р импульсов, отличающийся тем, 1

92 6 что, с целью повышения быстродействия и точности стабилизации выходного напряжения, в него введены второй интегратор с обнулением и узел сравнения, вход пер вого интегратора подсоединен к выходу выпрямителя, вход второго интеграторак выходу источника задающего напряжения, а выходы интеграторов через узел сравнения и ячейку памяти подключены к управляющему входу регулирующего органа, при этом один из выходов упомянутого формирователя импульсов подсоединен к цепи управления последовательного ключа ячейки памяти, а другой его вы ход - к цепям управления ключевыхэле». ментов интеграторов.

935892

Составитель А. Копоколкин .

Редактор,С, ЗапесочныйТехреп Ж.Кастелевич Корректор.М. Демчик

Заказ 4208/49 Тираж 914 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений .и открытий

113035> Москва, Ж35, Раушская наб.„д. 4/5

Филиал ППП Патент, г.. Ужгород, ул. Проектная, 4