Устройство для вычисления начальных моментов

 

Союз Советскик

Соцмйттистическик

Ресттубттнк

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l ) Дополнительное к авт. свид-ву (22) Заявлено 16.07.80(21) 2961261/18-24 с присоединением заявки № (5I)M. Кл.

G 06 F 15/86

3Ъаударсткииый каиитет

СССР (23) П риоритет

Опубликовано 15.06.82. Бюллетень № 22 ао делам изобретений и апрытий (53 ) Уд К 681. 52 5 (088.8 }

Дата опубликования описания 17.06

В. Г. Корчагин, Л. Я. Кравцов, О,. Е. Лакт

НЗ. Б. Садомов и Л. М. (72) Авторы изобретения

Государственное Союзное конструкторскопо проектированию счетных машин и Опытный завод (7l) Заявители (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ НАЧАЛЬНЫХ

МОМЕНТОВ

Изобретение относится к цифровой вычислительной и измерительной технике и может найти применение в системах оперативного статического анализа квазистационарных случайных процессов при решении задач гидрометеорологии, связи, биологии, радиоэлектроники и др.

Известны цифровые устройства для определения одномерных начальных моментов случайных процессов. Указанное устройство при вычислении начальных моментов высших порядков характеризуется значительной сложностью в виду наличия в нем (ти-1) функциональных преобразователей, которые по существу являются многоразряднйми блокамн умножения, а также блоков памяти, усреднения и формирователей интервалов;. требующих каждый, помимо собственного местного блока управления, еше и центрального блока управления, Значительное упрощение устройств подобного типа с одновременным сохранением или улуч- шением других технико-экономических показателей (точ ность, быстродействие) достигается использованием вероятностного способа кодирования дискретной информации, по которому полноразрядное двоичное число отображается одноразрядным, а входная совокупность ординат преобразуется в бернуллиевскую последовательность импульсов-результатов вероятностного преобразования 11.

Наиболее близким к изобретению по технической сущности является устройство для вычисления начальных моментов, содержащее вероятностный двоичный элемент, два интегратора, блок управления, делитель частоты, группу элементов И и триггер j2).

Недостатком известного устройства являются ограниченные функциональныевозможности, определяемые невозможностью вычисления начальных моментов высших порядков.

Цель изобретения — расширение функциональных возможностей за счет вычисления моментов высших порядков.

507 1 ф

36

Блок управления содержит триггер пуска, делитель частоты, четыре элемента задержки, четыре элемента И, три счетчика, регистр, триггер перезаписи, триггер отсечки, формирователь импульсов и генератор тактовых импульсов, при этом выход генератора тактовых импульсов подключен к первому входу

3 03

Поставленная цель достигается тем, что в устройство для вычисления начальных моментов, содержащее вероятностный двоичный элемент, первый вход которого подключен к первому выходу блока управления, второй вход вероятностного двоичного элемента входом устройства и интегратор, введены сдвиговый регистр, блок кодирования, регистр, К элементов ИЛИ и элемент И, при этом выход вероятностного двоичного элемента подключен к первому входу сдвигового регистра, выходы которого соединены соответственно с первыми входами К элементов ИЛИ, выходы которых подключены к соответствующим К входам элемента И, К+ 1 вход элемента И объединен со вторым входом сдвигового регистра и соединен со вторым выходом блока управления, третий выход которого подключен к первому входу интегратора, второй вход которого соединен с выходом элемента И, третий вход интегратора является первым входом устройства, первый и второй входы блока управления являются соответственно вторым и третьим входами устройства, четвертый вход интегратора объединен с третьим входом блока управления и подключен к младшему разряду сдвигового регистра, вторые входы К элементов ИЛИ соединены с соответствующими выходами блока кодирования, входы которо1 о подключены к соответствующим выходам сдвигового регистра, вход которого является четвертым входом устройства.

Кроме того, блок кодирования содержит К элементов ИЛИ-НЕ и К-1 элементов ИЛИ, причем входы К элементов

ИЛИНЕ являются входами блока, выходы элементов ИЛИ-НЕ, кроме первого, подключены к первому входу соответствующего элемента ИЛИ, вторые входы каждого последующего элемента ИЛИ, кроме второго, подключены к выходу, предыдущего элемента ИЛИ, второй вход"второго эле1 мента ИЛИ соединен с выходом первого элемента ИЛИ-НЕ, выходы К-1 элементов ИЛИ и выход первого элемента

ИЛИ-HE являются соответствующими выходами блока. первого элемента И, второй вход которого соединен с выходом триггера пуска, выход первого элемента И подключен к первому входу делителя частоты, выход которого соединен с входом первого элемента задержки, с первым входом второго элемента И и является первым выходом блока, выход первого элемента задержки подключен к единичному входу триггера перезаписи и к первому входу первого счетчика, выход которого соединен с первым входом второго счетчика и с входом второго элемента задержки и является вторым выходом блока, выход второго элемента задержки является третьим выходом блока, первые входы третьего и четвертого элементов И объединены и! подключены к выходу второго элемента И, второй вход которого соединен с выходом триггера перезаписи, нулевой вход которого объединен с нулевы— ми входами триггера пуска, триггера отсечки, с входами установки в нуль первого, второго счетчиков, с входом установки и нуль делителя частоты и подключен к выходу формирователя импульсов, выход третьего элемента задержки соединен со входом формирователя импульсов, с первым входом третьего счетчика и через четвертый элемент задержки с первым входом пятого элемента И, выход которого подключен к единичному входу триггера пуска, второй вход пятого элемента задержки соединен с выходом триггера отсечки, единичный вход которого подключен к выходу третьего счетчика, второй вход которого является первым входом блока, вход третьего элемента задержки соединен с выходом второго "четчика, второй вход кото1 рого подключен к выходу четвертого элемента И, второй вход которого соединен с выходом регистра, вход которого является вторым входом блока, второй вход первого счетчика подключен к выходу третьего элемента И, второй вход которого является третьим входом блока., На фиг. 1 изображена функциональная схема устройства; на фиг. 2 — схема блока кодирования; на фиг. 3 — схема блока управления.

Устройство содержит вероятностный двоичный элемент 1, сдвиговый регистр

2, блок 3 кодирования, регистр 4, элемент И 5, К элементов ИЛИ 6, интегратор 7, блок 8 управления. Блок 3 кодирования содержит К элементов ИЛИ-HE

5 (, ) 3 Я 9

9, а также (К-1) эломеитов ИЛИ 10, Блок 8 управления состоит из генератора тактовых импульсов 11, триггера пуска 12, делителя частоты 13, порвого элемента задержки 14, первого и 5 второго элементов И 15 и И 16, первого и второго счетчиков 17 и 18, регистра 19, третьего и четвертого элементов И 20 и 21, триггера перезаписи

22, триггера отсечки 23, второго, треть-1о его и четвертого элементов задержки

24-26, третьего счетчика 27, пятого элемента И 28 и формирователя импульсов 29.

Устройство работает следующим обра- 5 зом.

Перед началом работы все узлы и блоки устройства устанавливаются в начальное (нулевое) положение, а в регистры 4 и 19 и счетчик 27 заносятся со- ро ответственно значения и, у и N, где И - порядок вычисляемого одномерного начального момента, И = 1,К; Ю— кратность кодирования, выбираемая из условий максимальной точности и быстро- 5 действия; и — количество обрабатываемых ординат входного процесса, дискретизированного во времени.

llo команде "Пуск" триггер 12 пуска устанавливается в единичное состояние, при этом элемент И 15 открывается, и тактовые импульсы с генератора 11 тактовых импульсов поступают на делитель частоты 13; с выхода последнего первый тактовый импульс поступает через элемент И 16 на управляющие входы элементов И 20 и И 21, производя перепись дополнительных кодов р и у из регистров 4 и 19 соответственно в счетчики

17 и 18. Этот же тактовый импульс поступает через элемент 14 задержки и переводит триггер 22 в единичное состояние, благодаря чему элемент И 16 закрывается и последующие состояния счетчиков 17 и 18 определяются. только импульсами, приходящими на их счетные входы. На вход устройства поступают ординаты Х исследуемого случайного процесса в цифровом коде, которые по командам блока 8 управления преобразуются на вероятностном двоичном элементе 1 и с выхода последнего кодированяь|е отображения ординат "0" или "1 передаются на вход сдвигового регистра

2, где происходит их накопление. Полный

55 цикл накопления кодов вероятностнс кодированных значений ординат X< равен

И -порядку вычисляемого одномерного

71 6 кач альцого момента, l lo oKolp(AHHH И такгов кодирования и сдвигавшем регистре оказывается бернуллиовская И -разрядная последовательность, которая параллельным кодом подается поразрядно на первые входы элементов ИЛИ 6 . На вторые входы указанных эле м ентов подаются поразрядно коды с блока 3 кодирования, которые формируются в соответствии с таблицей состояний (фиг. 2). Двоичный код величины прообразуется и числоимпульсный код таким образом, что при некотором значении И на выходных шинах „, формируются коды "0", а на и остальных выходных шинах

Чд — Ук, 3к фоРмиРУютсл коды "1 .

Если например, на входе блока 3 кодирования присутствуют коды CI Q cf>- д 1

Oo „, то значения на выходах опреде Щ& лятся следующим образом

4,=С „а аэ а О< К -а„Ча1Ча,Ч-аЕОк К

>g аф с а, кча ата >pg)g =

Ъ2- 2.

=а„ча ча.,ч-va, а„ча ча. ч-ча

=с1„чача ч-va<„ч6„чс чц ч-ча

-у„ч с „ча2чс1ьч-аео

У - с1р Б -а о, уча„а а -ойдо кча "РЪ аМок=." = у,ч а„ч Г,чс ч- чс цо к и так далее.

1„=з„ча„чи чача

-1 оЯя.

Благодаря такой организации кодов на входах элементов ИЛИ 6 указанные элементы в совокупности с элементом И 5 образуют конъюнктор с переменным числом входов. Количество последних определяется величиной И .

С выхода элемента И 5 снимается -ая степень вероятностно-кодированно» го значения текущей ординаты X случай1 ного процесса. Полученный частичный результат ("0" или "1") подается на счет ный вход интегратора 7, который в зависимости от знака текущей ординаты X,, четности И,и знака накопленной суммы осуществляет прибавление или вычитание частичного результата к накопленной сумме. На этом -тый цикл вычисления =е частичной суммы вида с;, И закан1 чивается. 1=Л

Устройство позволяет вычислять начальные моменты с различной степенью ф ор мула изобретения с

7 . 9389 точности. Последняя определяется коэффициентом Х - кратностью кодирования, который вводится перед,началом вычислений в регистр 19, При м =1 каждая из вводимых s устройство ординат Х ко- % . дируется И раз, и в интегратор 7 заносится только одно значение Х" (где X

1 4 кодированное отображение ординаты X„. случайного процесса), точность при этом наименьшая, но быстродействие устрой- 16 ства (скорость обработки ординат случайного процесса) - наибольшее. При

Х 2 (3 — целое положительное число) вводимая ордината случайного процесса кодируется 2 -И раз, в интегратор 7 заносится таким образом 2 значений (, j Я . Очевидно, что верхняя (максимальная) частота исследуемого случайного процесса) Х (4 ) должна быть ниже по крайней мере в Х раз. В то же 20 время точностные характеристики возрастают приблизительно в M раз. В случае Х 2 после вычисления значения последнее заносится в интегратор

7, а счетчик 17 своим сигналом перепол-И пения заносит по счетному входу счетчика 18 код "1" и, если занесенное в регистр 19 и переписанное в счетчик

18 в дополнительном коде значение

Х 1, то сразу же на выходе счетчика З6

18 появляется,, сигнал переполнения, свидетельствующий, что 809 Х "выбраны" и устройство переходит к обработке следующей ординаты процесса Х (1 ). При этом сигнал переполнения с счетчика 18 щюходит через элемент 25 задержки на вход формирователя. 29 сброса, который производит начальную установку триггеров 12,22 и 23. Задержанный на элементе 26 задержки сигнал переполнения поступает далее через открытый элемент И 28 на единичный вход триг:гера 12 пуска, и процесс кодирования следующей текущей ординаты1 процесса

Х() продолжается.

Сигнал переполнения с элемента 25 задержки поступает не только на другой, элемент 26 задержки, но также иа счетный вход счетчика 27, в который как указывалось ранее, перед началом вычис -. лений вводится величина Я вЂ” количество обрабатываемых ординат входного процесса в дополнительном коде. Величина

И выбирается из условия й,2 (спелое положительное число). Если при, приеме очередного сигнала переполнения с элемента,25 задержки счетчик 27 не переполняется. то и на единич,ный вход триггера 23 отсечки не поступает сигнала, и процесс вычислений (перехода к обработке .следующей ординаты) продолжается.

В противном случае, т.е. если устройство обработало К -ую ординату процесса

Х(1), с выхода счетчика 27 снимается сигнал переполнения, который устанавливает триггер 23 отсечки в единичное положение, элемент 28 И запирается, и сигнал с элемента 26 задержки на запуск триггера 12 пуска не проходит. устройство прекращает прием ординат процесса, и с интегратора 7 с его у (ц Яразрядов (где P — количество разрядов интегратора) снимается целая часть результата, а с (8 + м )разря,— дов — дробная часть.

Устройство отличается от известных,,с одной стороны, сравнительной просто re (по сравнению с известными и цифро аналоговыми устройствами подобного

Класса), и, с другой стороны, удобством эксп уатации — возможностью проведения вычислений в режимах переменной точности и быстродействия. Последнее качество позволяет использовать устройство для экспрессанализа, при котором по сравнительно малому значению ординат Й и при Х = 1 производится мгновенная оценка процесса по вычислен- . ном„ И-му начальному моменту.

1. Устройство для вычисления начальных моментов, содержащее вероятный двоичный элемент,.первый вход которого подключен к первому выходу блока управления, второй вход вероятностного двоичного элемента является входом устройства, интегратор, о т л и— ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет вычисления начальных моментов высших порядков, в него введены сдвиговый регистр, блок кодирования, ре-, . гистр, К элементов ИЛИ и элемент И, при этом выход вероятностного двоичного элемента подключен к первому входу сдвигового регистра, выходы которого соединены соответственно с первыми входами К элементов ИЛИ, выходы которых подключены к соответствующим К входам. элемента И, К + l вход элемента И объединен с вторым входом сдвигового регистра и соединен с втсрым выходом блока управления, третий выход которого подключен к

71 10 является первым выходом блока, выход первого элемента задержки подключен к единичному входу триггера перезаписи и к первому входу первого счетчика, выход которого соединен с первым входом второго счетчика и с входом второго элемента задержки и является вторым выходом блока, выход второго элемента задержки является, третьим выходом блока, первые входы третьего и четвертого элементов И объединены и подключены к выходу второго элемента И, второй вход которого соединен с выходом триггера перезаписи, нулевой вход которого объединен с нулевыми входами триггера пуска, триггера. отсечки, с входами установки в ноль первого, второго счетчиков, с входом установки в ноль делителя частоты и подключен к выходу формирователя импульсов, выход третьего элемента задержки соединен с входом формирователя импульсов, с первым входом третьего сетчика и через четвертый элемент задержки с первым входом пятого элемента

И, выход которого подключен к единичному входу триггера пуска, второй вкоц пятого элемента задержки. соединен с выходом триггера отсечки, единичный вход которого подключен к выходу третьего счеч чика, второй вход которого является пер-вым входом блока, вход третьего элемента задержки соединен с выходом второго счетчика, второй вход которого подключен к выходу четвертого элемента И, второй вход которого соединен с выходом регистра, вход которого является вторым вхо-, дом блока, второй вход первого счетчика подключен к выходу третьего элемента И, втдрой вход которого является третьим входом блока.

Источники информации, :, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Ж 684555, кл. G 06 F 15/36, 1976.

2, Гладкий В. С. Вероятностные вычислительные машины. М., Наука", 1973, с. 124 (прототип).

9 9359 первому входу интегратора, второй вход которого соединен с выходом элемента И, третий вход интегратора является первым входом устройства, первый и второй входы блока управления являются соответственно вторым и третьим входами устройства, четвертый вход интегратора объединен с третьим входом блока управления и подключен к младшему разряду регистра, вторые входы К элементов HJIH 10 соединены с соответствующими выходами блока кодирования, входы которого подключены к соответствующим выходам регистра, вход которого является четвертым входом устройства. 35

2. Устройство по и. 1, о т л и ч а— ю щ е е с я тем, что блок кодирования содержит К элементов ИЛИ-НЕ и К-1 элементов ИЛИ, причем входы К элементов ИЛИ-НЕ являются входами блока, выходы элементов ИЛИ-НЕ, кроме первого, подключены к первому входу соответствующего элемента ИЛИ, вторые входы каждого последующего элемента

ИЛИ, кроме второго, подключены к выходу предыдущего элемента ИЛИ, второй вход второго элемента ИЛИ соединен с выходом первого элемента ИЛИ-НЕ, выходы К-1 элементов ИЛИ и выход первого элемента ИЛИ-НЕ являются выходами блока.

3. Устройство по п. пп. 1 и 2, о т— л и ч а ю щ е е с я тем, что блок управления содержит триггер пуска, делитель частоты, четыре элемента задержки, четыре элемента И, три счетчика, регистр, триггер перезаписи, триггер отсечки, формирователь импульсов и генератор тактовых импульсов, при этом выход генератора тактовых импульсов подключен к первому входу первого элемента И, второй вход которого соединен с выходом триггера пуска, выход первого элемента И подключен к первому входу делителя частоты, выход которого соединен с входом первого элемента задержки, с

nepsbw входом второго элемента И и

Заказ 4214/53 Тираж 731

ВИИИПИ Государственного комитета СССР но ценам изобретений и открытий

11.3035, Москва, Ж-35, Раушскан наб., д. 4/5

Подписное

Филиал ППП "Патент, г. Ужгород, ул. Проектная, 4

Составитель Л. Григорьян-антенн

Редактор Т. Парфенова Техред Т,Маточка Корректор В- Бутяга