Аналого-цифровой преобразователь поразрядного кодирования

 

Союз Советскнк

Социалистические

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕВЬСТВУ

<и 936418 (61) Дополнительное к авт. свид-ву (22)Заявлено 02. 10. 80 (21) 2987954/ i 8-21 с присоелинениен заявки М— (23) Приоритет (51) M. Кл .

Н 03 К 13/17 фвударетеикы5 «енятат

ССьр вв делен язобрегений н открытия (53) УДК 681,325 (088.8) Опубликовано 15,06.82. Бюллетень № 22

Дата опубликования описания 1 5, 06 .82

П.С.Клочан Лав рент ье (72) Авторы изобретения в и .В.Ïàâëîâ

В.Н.

Ордена Ленина институт киберне и Всесоюзный научно-исследовательский институт электроизмерительных приборов (7l) Заявители (54) АНАЛОГО"ЦИФРОВОЙ ПРЕОбРАЗОВАТЕЛЬ

ПОРАЗРЯДНОГО КОДИРОВАНИЯ

Изобретение относится к вычисли- тельной и электроиэмерительной тех" нике и может быть использовано в устройствах, в которых осуществляется преобразование аналоговых сигна5 лов в цифровой код.

Известен аналого-цифровой преобразователь, содержащий блок управления регистр чисел, двуматричный цифроаналоговый преобразователь, два ком- 1о паратора,устройство вычитания„источник образцового напряжения и логи" ческий блок (Ц .

Недостатком данного аналого-циф" рового преобразователя является невысокая точн1ость преобразования.

Цель изобретения - повышение точности преобразования.

Поставленная цель достигается тем, что в аналого-цифровой преобраэова- 2о тель, содержащий блок управления, установочный выход которого соединен с входом установки начального состоя-. ния триггеров регистра, а тактовые выходы - с входами синхронизации триггеров регистра, прямые выходы которых соединены с выходными шинами и, кроме прямого выхода триггера стар" щего разряда регистра - с входами двуматричного цифро-аналоговоro пре" образователя, первый выход которого соединен с первым входом первого ком" паратора, второй вход которого соединен с входной шиной, а выход с первым входом первого элемента И, второй вход которого соединен с инверсным выходом триггра старшего разряда регистра, а его выход — с первым входом первого элемента ИЛИ, второй выход двуматричного цифроаналогового преобразователя соединен с первым входом второго компаратора, второй вход которого соединен с выходом первого блока вычитания, первый вход которого соединен с выходом первого источника образцового напряжения, второй вход - с входной шиной, выход второго компаратора соединен с первы) "0" если

0 " 1" если для компараторов

"0" если

"1" если

Ux < Овьtx.a, 0x >i Овьи.a;

Ugg1>0e ix-1;

О„В 1Ф Вых. <;

Окз

3 93641 ми входами второго и третьего элементов И, второй вход второго элемента

И соединен с первым входом четвертого элемента И и прямым выходом триггера старшего разряда регистра, а выходс вторым входом первого элемента

ИЛИ, выход четвертого элемента И соединен с третьим входом первого эле" мента ИЛИ, nepew" вход пятого элемента И соединен с вторым входом перво- to

ro элемента И, а выход - с четвертым входом первого элемента ИЛИ, выход которого соединен с информационными входами триггеров младших разрядов регистра„ выход третьего элемента

И соединен с первым. входом элемента

ИЛИ, выход которого соединен с инфор. мационным входом триггера старшего разряда регистра, введены два компараторэ, два блока вычитания, два источника образцового напряжения, . элемент И-HE и триггер старшего раз ряда аналого-цифрового преобразователя, причем первые входы третьего и четвертого компараторов соединены с вторым выходом двуматрично цифроаналогового преобразователя, второй вход третьего компаратора соединен с выходом второго блока вычитания : первый вход которого соединен с вы" ходом второго источника образцового напряжения, а выход третьего ком" паратора соединен с вторыми входами третьего и пятого элемента И и информационным входом триггера стар- .

mего разряда аналого-цифрового пре35 образователя, второй вход четвертого компаратора соединен с выходом третьего блока вычитания, первый вход которого соединен с выходом

io третьего источника образцового на" пряжения, выход четвертого компаратора соединен со вторыми входами четвертого элемента И и второго элемента ИЛИ, а вторые входы второго

45 и третьего блоков вычитания соеди- нены с входной шиной, вход синхро.низации триггера старшего разряда аналого-цифрового рреобразователя соединен с входом синхронизации триггера старшего разряда регистра, а

его прямой выход соединен с третьими входами второго и пятого элементов

И и с выходной шиной старшего разряда аналого-цифрового преобразова" . теля, а его инверсныи выход с треть5S ими входами первого и четвертого элементов И и с первым входом элемента И-НЕ, второй вход которого соеди8 ф нен,с инверсным выходом триггера старшего разряда регистра, а выход с входом старшего разряда цифро-аналогового преобразователя, На чертеже представлена функциональная схема предлагаемого устройства. Аналого-цифровой преобразователь содержит блок 1 управления, входную шину 2, двуматричный цифроаналоговый преобразователь 3, компараторы 4-7, блоки 8-10,вычитания, источники 11-13 образцового напряже ния, элемент И-НЕ 14, триггер 15 старшего разряда аналого-цифрового преобразователя, выходные шины 16, элементы И 17-21 и элементы ИЛИ 22 и 23, регистр 24, выполеннный на триг-. герах 25, 26... (М-1), уровни сигналов на выходах компараторов 0 равны для первого компаратора 4 0" если ОуВ,1>0вых.в, "1" если О ВуОвьiх.q „

Г 0" если 03В.Ь)ОВых. ; " 1" если О В3<ОВ „,„q, гДе " 35 q Uyg q 0 38 3 напряжение на выходе, соответственно первого блока б вычитания, второго блока

9 вычитания третьего блока 10 вычиТания.

О в = 005p.1 - 0х

ОуВ.% 006РЛ

О„В З вЂ” аовр З - Ох

Где U < > Ооярп в Ообр.ь

Напряжение источников образцового напряжения 11-13 соответственно равных

"обрл был. ax+ и "Вих.max

65p. . 4 Sblx.щах и Ьых. «

- — 0 0

oSp.3 g Вых.max y Sbix.max

Аналого-цифровой преобразователь работает следующим образом.

В исходном состоянии на прямом выходе триггера 15 старшего разряда аналого-цифрового преобразователя установлен сигнал "0", а на его

936

Цикл поразрядного кодирования начинается с установки сигнала "1" на тактовом выходе старшего разряда блока 1 управления. Под воздействием сигнала "1", с тактового выхода старшего разряда блока 1 управления и сигнала "0", с выхода третьего компаратора 6 триггер 15 не изменяет своего. состояния, т.е. в старшем разряде выходного кода М записывается н0". Под воздейстием сигнала "1" с тактового выхода старшего разряда блока 1 управления и сигнала "1" с выхода второго элемента ИЛИ 23, триггер 25 регистра 24 не изменяет своего состояния и в следующий за старшим разряд выходного кода аналого-цифрового преобразователя записывается "0". На первом входе элемента И-НЕ 14 устанавливается сигнал "l", íà его втором входе устанавливается сигнал "0", а на его выходе - сигнал "1", по которому эталон старшего разряда цифро-аналогового преобразователя 3 остается подключенным к выходу ОВы„„. В конце первого такта блокируются выходы компаратов 4-6 через элементы И 17-19, и разрешается прохождение сигналов инверсном выходе - сигнал "1", на прямом выходе триггера 25 старшего разряда регистра 24 установлен сигнал "1", а на его инверсном выходе " сигнал "0", на прямых выходах тригге. ра 26 младших разрядов регистра 24 установлены сигналы "0", на первом выходе рвуматричного цифро-аналогового преобразвоателя 3 установлено напряжение Овь х, равное эталону стар- 10

„щего разряда цифро-аналогового преоб. разователя, равное О ых q

М . ОВьц

При поступлении напряжения Ux величина которого находится в диапа Zy зоне 0 «4 Ох «с Обыхмахэ на выходе компараторов 4-7 установлены сигналы "0", соответственно.

Цикл поразрядного кодирования начинается с установки сигнала !" 2S на тактовом выходе старшего разряда блока управления 1, который воздействует на синхронизационные входы триггеров 15 и 25. Под воздействием . сигнала "1", с тактового выхода стар- зв

mего разряда блока 1 управления и сигнала "0" с выхода третьего компаратора 6 триггер 15 не изменяет своего состояния и в старшем разряде выходного кода записывается "0".

Под воздействием сигнала "1" с так-. тового выхода старшего разряда блока управления и сигнала "0" с выхода второго элемента ИЛИ 23 триггер 25 регистра 24 изменяет свое состояние, на его прямом выходе устанавливается сигнал "0", а на инверсном выходесигнал "1" ° В следующий за старшим разряд выходного кода К аналого"цифрового преобразователя записывается

"0". На входах элемента И-НЕ уста" навливается сигнал "1", а на его выходе — сигнал "0". Сигналом "0", с выхода элемента И-НЕ 14 эталон стар" шего разряда цифро-аналогового пре. образователя 3 отключается от Овьщ 1, В конце первого такта блокируются выходы компараторов 5-7 через элементы И 18-20, и разрешается прохождение сигналов с выхода первого компаратора 4 через элемент И 17. Во втором

SS и последующих тактах преобразования формирование выходного кода 11 аналого-цифрового преобразователя осу418 ществляется по сигналам с выхода пер вого компаратора 4, сравнивающего напряжения О„ и О,„ бигналы с выхода комларатора 4 через элементы

; И 17 и ИЛИ 22 поступают на информа ционные входы триггера 26,...t4 " регистра 24. Аналого-цифровой преобразователь работает по способу поразрядного кодирования. Поскольку ïðåобразование напряжения Ох осущест вляется .без участия эталонов, величины которых равны 1/2 ОВыхвк х и

4 U dlxmax то погРешность пРеобРазования находится в интервале

0< V <-М

АО,11 4 max

При поступлении напряжения Ох величина которого находится s диа1

Овь«max "х 1 О ыхпк х на выходах компараторов 4 и 7 установлены сигналы "1", а на выходах компараторов 5 и 6 - сигналы "0", соответственно, на выходах первого и второго элемента ИЛИ 22 и 23 сигналы "1".

9364 погрешность преобразования находится в интервале

20 с 1Ч

АЦЙ 4

При поступлении напряжения VX величина которого находится в диапа зоне со (— 0

ВЫХ.п аХ Х- 4. ЬЬ!Х. ОХ, то в исходном состоянии на выходахкомпараторов 4 и 6 установлены сигналы "1", на выходах компараторов 5 и 7 установлены сигналы "0".

Цикл поразрядного кодирования на" чинается с установки сигнала "1" на тактовом выходе старшего разряда блока 1 управления. Под воздействием

3S сигнала "1" с тактового выхода стар" щего разряда блока I управления и сигнала "1" с выхода третьего компа" ратора 6 триггер 15 изменяет свое состояние, на его прямом выходе устанавливается сигнал "1"., а на инверсном выходе - сигнал "0" ° В старшем разряде выходного кода N за" писывается "1, Под воздействием

15 сигнала "1" с тактового выхода старmего разряда блока 1 управления и сигнала "0" с выхода второго элемента ИЛИ 22 триггер 25 регистра 24 изменяет свое состояние, на его пря" мом выходе устанавливается сигнал

"0", а на инверсном выходе - сигнал

l. В следующий за старшим разряд выходного кода N аналого-цифрового пре образователя записывается "0". На первом входе элемента И-НЕ 14 уста55 навливается сигнал "0", на его втором входе устанавливается сигнал 1", а на его выходе - сигнал "1", 7 с выхода четвертого компаратора через элемент И 20. Во втором и после. дующих тактах преобразования формирование выходного кода И аналого-цифро" ваго преобразователя осуществляется по сигналам с выхода компаратор 7, сгавниваюшего напряжения О ВЗ и

U b x . Аналого-qvfposoA преобразователь работает по способу поразряднокодирования. Поскольку преобра- 16 зование напряжения 0> осуществляется путем его уравновешивания эталонным напряжением с второго выхо" да цифро-ачалогового преобразователя 3 UII без участия эталонов, ве- 1S личины которых равны и -0

1 бьiхп!ш и 40ЬЬ mmaaxx

18 8 по которому эталон старшего разряда цифро-аналогового преобразователя 3 остается подключенным к выходу

0 »х <,В конце первого такта блокируются выходы компараторов Ф,5 и 7 через элементы "И" 17, 18 и 20 и разрешается прохождение сигналов с выхода третьего компаратора 6 через элемент И 19. Во втором и последующих тактах преобразования формироваwe выходного кода N аналого-цифрого преобразователя осуществляется по сигналам с выхода компаратора 6, сравнивающего напряжения U u .11 „ я Аналого-цифровой преобразователь работает по способу поразрядного кодированйя. Поскольку преобразование напряжения Ux осуществляется при отключенных от О,„эталонах старших разрядов цифро-аналогового преобразователя 3, равных

1 1! и 0

« "ЕЫХ.max " g "el>x,þàx погрешность преобразования находится в интервале

0<Ч с 1Ч

АЦО 4 wax

При поступлении напряжения Ux пс; своей величине находится в диапазоне

-О (U zU

Э

4 Sblx.max x- бах.пах то в исходном состоянии на выходах компараторов 4-6 установлены сигналы "1", на выходе компаратора 7 установлен сигнал "0" на выходе второго элемента

ИЛИ 23-"1", à íà его третьем выходесигнал "0".

Цикл поразрядного кодирования начинается с установления сигнала на тактовом выходе старшего разряда о блока 1 управления. flop воздействием сигнала "1" с тактового выхода старшего разряда блока 1 управления и сигнала "1" с выхода третьего компаратора

6 триггер 15 изменяет свое состояние, на его прямом выходе устанавливается сигнал "1", а на инверсном выходе - сигнал "0". В старший разряд выходного кода N записывается "!". flop воздействием сигнала "1" с тактового выхода старшего разряда блока 1 управ ления и сигнала "I" с выхода второго элемента ИЛИ 23 триггер 25 регистра 24 не изменяет своего состояния и в следующий за старшим разрядом выходного кода N аналого-цифрового преобразовтеля записывает "1 . На входах элемента" И-HE 14 устанавлива9 9364 ются сигналы "0", а на его выходесигнал 1, по которому эталон старшего разряда цифро-аналогового преобразователя 3 остается подключенным к

U 1,1Ä В конце первого такта блокиру- 5 ются выходы компараторов 4,6 и 7 через элементы И 17, t9 и 20. и разре шается прохождение сигналов с выхода второго компаратора 5 через элемент И

18. Во втором и последующих тактах to преобразования формирование выходного кода hl аналого-цифрового преобразователя осуществляется по сигналам с выхода компаратора 5, сравнивающего напряжения 0 и 0Е Аналого- 15 цифровой преобразователь работает по способу поразрядного кодирования.

Поскольку преобразование напряжения

Ох осуществляется при отключенных от

О ь,„я эталонах старших разрядов цифроув айалогового преобразователя 3, равным 1 1 „ (1

Т "ЬЬ1х.тах " Еьимсь погрешность преобразования находится в интервале 25

<-Ч

О < ЧА1,д g×mdX

После окончания цикла преобразования аналого-цифровой преобразователь устанавливается в исходное состоя- 5В ние.

Формула изобретения

18 10 нен с выходом первого блока вычита" ния, первый вход которого соединен с выходом первого источника образцового напряжения, второй вход с входной шиной, выход второго компаратора соединен с первыми входами второго и третьего элементов И, второй вход второго элемента И соединен с первым входом четвертого элемента

И и прямь:и выходом триггера старшего разряда регистра, а выход - со вторым входом первого элемента ИЛИ, выход четвертого элемента И соединен с третьим входом первого элемента

ИЛИ, первый вход пятого элемента .

И соединен с вторым входом первого элемента И, а выход — с четвертым входом первого элемента ИЛИ, выход которого соединен с информационными входами триггеров младших разрядов регистра, выход третьего элемента

И соединен с первым входом второго элемента ИЛИ, выход которого соеди" нен с информационным входом триггера старшего разряда регистра, отличающийся тем, что, с целью повышения точности преобразования, в него дополнительно введены два компаратора, два блока вычитания, .два источника образцового напряжения, элемент И-HE и триггер старшего разряда аналого-цифрового преобразователя, причем первые входы третьего и четвертого компараторов

Аналого-цифровой преобразователь поразрядного кодирования, содержащий блок управления, установовчный выход

t которого соединен с входами начального состояния триггеоов регистра а 40 тактовые выходы — с входами синхронизации триггеров регистра, прямые выходы которых соединены с выходными шинами и, кроме прямого выхода триггера старшего разряда регистра, с входами двуматричного цифроаналогового преобразователя первый выход которого соединен с первым входом первого компаратора, второй вход которого соединен с входной шиной, а выход — с первым входом первого элемента И, второй вход которого соединен с инверсным выходом триггера старшего разряда, а его выход — с первым входом первого элемен55 та ИЛИ, второй вход двуматричного цифроаналогового преобразователя соединен с первым входом второго компаратора, второй вход которого cîåäè- . соединены с вторым выходом двуматричного цифроаналогового преобразователя, вто рой вход трет ь его компа рато ра соединен с выходом второго блока вы. читания, первый вход которого соединен с выходом второго источника образцового напряжения, а выход третьего компаратора соединен с вторыми входами третьего и пятого элементов И и информационным входом триггера старшего разряда аналогоцифрового преобразователя, второй вход четвертого компаратора соединен с выходом третьего блока вычитания, первый вход которого соединен с выходом третьего источника образцового напряжения, выход четвертого компаратора соединен с вторыми входами четвертого элемента И и второго элемента ИЛУ,,а вторые входы второго и третьего блоков вычитания соединены с входной шиной, вход синхронизации триггера старшего разряда аналого-цифрового преобразователя соединен с входом синхронизации триг9364

Составитель А.Кузнецов

Редактор Н. Воловик Техред Л, Пекарь Корректор 10.Макаренко

Заказ 4256/75 Тираж 959 Подписное

ВНИИПИ Государственного комитета CLСР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 гера старшего разряда регистра, а его прямо" выход — с третьими входами второго и пятого элементов И и с выходной шиной старшего разряда аналого-цифрового преобразова- > геля, а его инверсный выход с третьими входами первого и четвертого элементов И и с первым входом элемента И-НЕ, второй вход которого соединен с инверсным вы- 10

l8 12 ходом триггера старшего разряда регистра, а выход - с входом стар

wего разряда цифроаналогового преобразователя.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР и 750727, кл. H 03 K 13717 1978 (прототип).