Способ преобразования дискретных сигналов и устройство для его осуществления
Союз Советских
Социалистических
Республик
ОП ИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
< 1940200 (61) Дополнительное к авт. свнд-ву(22)заявлено 31.12.80 (21) 3229745/18-24 (53 ) М. Кл.
G 08 С 19/28 с присоединением заявки И
Веумрстееккйе квинтет
СССР ае делен язееретееий н етерытнй (23) Приоритет
ОпУбликовано 07.06.82. Бюллетень Л 24 (5Ç) УДК 621. З98 (088.8) Дата опубликования описания 07.06.82 (72) Авторы изобретения
А.Ю.Лев, Г ° С.Маркарян, Ю.А.Павличенко и .А.Сирбиладзе и им. А.С,Попова (71) Заявитель
Одесский электротехнический институт свя (54) СПОСОБ ПРЕОБРАЗОВАНИЯ ДИСКРЕТНЫХ СИГНАЛОВ
И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ
Изобретение относится к технике цифровых систем передачи и может использоваться при передаче цифровых сигналов в линейных трактах, оборудованных регенераторами мно5 гоуровневых сигналов.
Известен способ преобразования двоичного сигнала в квазитроичный балансный сигнал и устройство для его реализации, в котором баланс- о ный многоуровневый сигнал получается путем преобразования исходного двоичного сигнала в балансный трехуровневый сигнал 1).
Недостатком данного способа и реализующего его устройства является ограниченная область применения, поскольку они предназначены только на формирование квазитроичных балансных сигналов. го
Наиболее близким по технической сущности к предлагаемому является способ преобразования дискретных сигналов, заключающийся в том, что из последовательности дискретных од ополярных сигналов формируют последовательности многоуровневых биполярных импульсов и устройство для преобразования дискретных сигналов, содержащее преобразователь двоичного сигнала в биполярный сигнал, старшие выходы которого подключены к соответствующим входам анализатора веса и к первым входам конвертора полярности импульсов, выходы которого соединены с соответствующими первыми входами мультиплексора, выход последнего подключен к выходу устройства, младшие разряды преобразователя дискретного сигнала в биполярный сигнал подключены к соответствующим информационным входам логического переключателя, выход анализатора веса соединен с управляющими, входами логического переключателя, первый выход которого подключен к управляющему входу конвертора полярности импульсов, второй и третий выходы
3 94020 логического переключателя соединены с вторыми входами мультиплексора (2).
Недостатком известного способа и реализующего его устройства является низкая помехоустойчивост.ь и низкая информативность.
Цель изобретения - повышение помехоу стой чи вости и информати вности.
Поставленная цель достигается тем, что в способе преобразования дис-0 кретных сигналов, заключающемся в том, что из последовательности дискретных однополярных сигналов формируют последовательности многоуровневых биполярных сигналов, в которых 15 сравнивают каждый импульс каждой кодовой последовательности, кроме первого и второго, с заданным значением, при превышении которого изменяют
1 на противоположную полярность четные 2в импульсы каждой кодовой последовательности, кроме второго импульса, в противном случае заменяют первый и второй импульсы каждой последовательности на соответствующие комбинации многоуровневых импульсов.
В устройство для преобразования дискретных сигналов, содержащее преобразователь двоичного сигнала в биполярный сигнал, старшие выходы которого подключены к соответствующим входам анализатора веса и к первым входам конвертора полярности импульсов, выходы которого соединены с соответствующими первыми входами
35 мультиплексора, выход последнего подключен к выходу .устройства, младшие разряды преобразователя двоичного сигнала в биполярный сигнал подключены к соответствующим информацион4Q ным входам логического переключателя,,выход анализатора веса соединен с управляющими входами логического переключателя, первый выход которого под" ключен к управляющему входу конвер45 тора полярности импульсов, второй и третий выходы логического переключателя соединены с вторыми входами мультиплексора, введены сумматоры, логический переключатель выполнен на выпрямителе, ограничителе, ключах, элементах И, ИЛИ, инверторах, генераторе, первый информационный вход логического переключателя соединен с входом первого ключа, с первым входом первого элемента ИЛИ, с первым входом четвертого элемента И и через второй инвертор - с первым входом третьего элемента И, первый выход первого ключа соединен с первым управляющим входом и с первым выходом логического переключателя, второй выход первого ключа подключен к второму выходу логического переключателя, второй информационный вход логического переключателя соединен через ограничитель с вторым входом первого элемента ИЛИ и через вь1прямитель - с первым входом третьего инвертора, выход которого подключен к второму входу третьего элемента И, выход генератора соединен с вторым входом третьего инвертора и с первыми входами первого и второго элементов И, выход первого элемента И подключен к первому информационному выходу логического переключателя, выход второго элемента И через четвертый инвертор соединен с вторым информационным выходом логического переключателя, выход первого элемента ИЛИ подключен
I, к второму входу первого элемента И и через первый инвертор - к второму входу второго элемента И, выход третьего инвертора соединен с вторыми входами третьего и четвертого элементов
И, выход третьего элемента И - непосредственно, а выход четвертого элемента И через пятый инвертор соединен с третьими ияформационными выходами логического переключателя, выходы первого и второго ключей подключены соответственно к первому и второму управляющим выходам логичес" кого переключателя, первый и второй информационные выходы которого соединены соответственно с входами первого и второго сумматоров, первый и второй управляющие выходы логического переключателя соединены соответственно с выходами первого и второго сумматоров, которые подключены к соответствующим вторым входам мультиплексора.
Логический перекл,очатель выполнен на ключах, инверторах, выпрямителе, элементах ИЛИ и на третьем сумматоре, первый информационный вход логического переключателя соединен через второй инвертор с первым информационным выходом логического переключателя, с первым входом первого ключа, с первыми входами первого, четвертого и пятого элементов ИЛИ и через третий и четвертый инверторы подключены соответственно к первым входам второго и третьего элементов ИЛИ, второй информационный вход
5 940 логического переключателя соединен с первым входом второго ключа, с третьим информационным выходом логического, переключателя и через
I выпрямитель - с вторыми входами первого, второго, третьего, четвертого и пятого элементов ИЛИ и через первый инвертор - с первым информационным выходом логического переключателя» выход первого элемента fO
ИЛИ подключен к третьему выходу логического переключателя, первый управляющий вход логического переключателя подключен к второму входу первого ключа и к первому управляюще- 15 му выходу логического переключателя, выходы второго и третьего элементов
ИЛИ соединены с первым и sTopblM информационными выходами логического переключателя, выходы четвертого .и пятого элементов ИЛИ подключены к входам третьего сумматора, выход которого через пятый инвертор соединен с третьим информационным выходом логического переключателя.
На фиг. 1 представлена обобщенная схема устройства для осуществления спо соба; на фиг.2 и 3 - варианты устройства с различным преобразованием.
Устройство содержит (фиг. 1/ преобразователь 1 последовательного двоичного сигнала в биполярный сигнал, анализатор 2 веса, инвертор
3 полярности импульсов, мультиплексор 4 и логический переключатель 5.
Для пояснения последовательности
35 способа рассмотрим работу обобщенной схемы устройства (фиг. 1). На вход преобразователя 1 подается исходный дискретный сигнал с такто" вой частотой Г . Преобразователь работает по правилу перевода числа из двоичной системы счисления в систему счисления с основанием M ) 2 при этом И двоичных импульсов заменяются на К И-уровневых (п>К), а общая тактовая частота сигнала снижается в и/К раз. На выходах преобразователя формируется К-разрядное И-уровневое параллельное кодовое слово из множества разрешенных кодовых слов. В анализаторе 2 веса вычисляется алгебраическая сумма значений импульсов всех разрядов, кроме первого и второго. Если вычисленное значение превышает по абсолютной величине порог 1 w„() 200 6 логический переключатель 5 и включает конвертор 3 полярности импульсов. В конверторе 3 полярности импульсов, принцип работы которого такой же, как и в прототипе, осуществляется изменение полярности импульсов в четных разрядах, кроме второго, что уменьшает небаланс в кодовом слове. Логический переключатель 5 при этом отключен и импульсы первого и второго разряда подаются на мультиплексор 4 без изменения, последний осуществляет перевод параллельного многоуровневого балансного сигнала в последовательный линейный сигнал с тактовой частотой F!5†- К/и- FA . Если же алгебраическая сумма w>( 5 осуществляется замена импульсов первого и второго разрядов новыми комбинациями импульсов, которыми начинаются избыточные кодовые слова. Сформированное таким образом параллельное многоуровневое балансное кодовое слово преобразуется в мультиплексоре 4 в последователь" ный линейный сигнал с тактовой частотой F>K/n-FA (F@ F>) ° Для сохранения однозначности декодирования на приеме в схему декодера также вводится логический пеpe ючат ел ь, который оц ени вают импульсы первого и второго разрядов. Если принятое кодовое слово принадлежит к числу избыточных, то в ло гическом переключателе осуществляется замена импульсов первого и второго разрядов, обратная замене, осуществленной на передаче. В противном случае импульсы первого и второго разрядов не изменяются, а изменяются полярности импульсов в четных разрядах кодового слова. Таким образом, в результате преобразования B сформированном многоуровневом сигнале отсутствуют кодовые слова с большим весом,,устраняется кодовое слово, состоящее из одних нулей, существует возможность контроля достоверности передачи на приеме, повышается плотность импульсов в кодовом слове. Поскольку баланс в кодовом слове достигается без вве3Pig08 вляющий ра 2 веса закрыС выхоеобразоваа соответора 4 без вого и вателя ючателя мену в соц а 1 Комбинации импульсов 1-го и 2-го разрядов 10 Примечание: 1-импульс положительной полярности, 2 — импульс отрицательной полярности, 0 импульс нулевого уровня. С выхода первого разряда преобразователя 1 импульсы поступают на первый вход элемента ИЛИ 9 и одновременно на первые входы элементов И 15 и 16, причем перед поступлением на вход элементов И 15 импульсы изменяют свое значение в инверторе 12. Ма второй вход элемента ИЛИ 9, через ограничитель 6 импульсов, поступают сигналы с выхода 2-го разряда преобразователя 1. Ограничитель не пропускает импульсы отрицательной полярности и на его выходе возможно появление только положительных и нулевых. импульсов. С выхода элемента ИЛИ 9 сигнал поступает на второй вход элемента И 13, а через инвертор 11 — на второй вход элемента И 14. В сумматоре 19 осуществляется сложение выходных сигналов элементов И 13 и 14, причем выходной сигнал элемента И t4 изменяет свою полярность на противоположную в инверторе 17 полярности импульсов. С выхода сумматора 19 импульсы поступают на вход первого разряда мультиплексора 4. Импульсы с выхода второго разряда преобразователя 1 через двух7 940200 8 дения дополнительных балансных им- Пусть вес 3, 4, 5, 6 ра пульсов, то повышается эффективность и„ с 3. В этом случае упра преобразования, снижается тактовая сигнал на выходе анализато частота линейного сигнала, что при- отсутствует, ключи 21 и 22 водит к повышению помехоустойчивости ты, а конвертор 3 отключен и скорости передачи информации. дов 3, 4, 5 6 разрядов пр Предлагаемый способ можно исполь- теля 1 сигналы поступают н зовать при формировании балансного ствующие входы мультиплекс линейного сигнала с любым числом уров изменения, а с выходов пер ней (M > 3) при наличии избыточности о второго разрядов преобразо преобразования. на входы логического перекл На фиг. 2 приведена схема устрой- 5, который осуществляет за ства, реализующего предлагаемый .спо- ответствии с табл. 1. соб при преобразовании восьми двоич- Т абли ных символов (n=8) в шесть троичных >s (К=6, И=3) . Выбор преобразования вида 8В-6Т осуществлен по следующим соображениям. Преобразование обладает достаточной избыточностью зо 36 21 1" = — =2 85. 2е Тактовая частота линейного сигна01 ла снижается в 1,33 раза, что позволяет повысить эффективность циф02 20 ровых систем передачи на 333. Устройство (фиг. 2 и 3) содержит 12 преобразователь 1 двоичных сигналов: в биполярные сигналы, анализатор 2 веса, конвертор 3 полярности импульсов, мультиплексор 4, логический переключатель 5, ограничитель 6, выпрямитель 7, генератор 8, элемент ИЛИ 9, первый, второй и третий ин верторы 10-12, первый, второй, третий и четвертый элементы И 13- 16, четвертый и пятый инверторы 17 и 18, первый и второй сумматоры 19 и 20, первый и второй ключи 21 и 22, элементы ИЛИ 23-26 и третий сумматор 27 40 Устройство работает следующим образом. Преобразователь 1 преобразует восьмиразрядный двоичный сигнал А с тактовой частотой ГА в параллельный шестиразрядный небалансный трехуровневый сигнал с общей тактовой частотой В» » FA . Преобразование осуществляется по правилу перевода числа из двоичной системы счисления в троичную. Анализатор 2 веса 50 определяет алгебраическую сумму импульсов 3, 4, 5 иб, разрядов, а мультиплексор 4 осуществляет перевод параллельного балансного сигнала в последовательный. Принцип работы пре->5 образователя 1, анализатора 2 веса, мультиплексора 4 такой же, как и в устройстве-прототипе. 40200 50 9 9 полупериодный выпрямитель 7 и инвертор 10 поступают на вторые входы элементов И 15 и 16. На первый вход инвертора 10 поступают импульсы с выхода генератора 8, частота следования импульсов равна F с выходов элементов И 15 и 16 импульсы поступают на входы сумматора 20, причем с выхода элемента И 16 через инвертор 18 полярности импульсов, изменяющий полярность импульсов на противоположную. С выхода сумматора 20 сигнал поступает на вход второго разряда мультиплексора 4. Таким образом, на выходах логи" ческого переключателя 5 формируются комбинации импульсов в соответствии с табл.. 1, которые и поступают на входы первого и второго разрядов мультиплексора 4. Пусть вес 3, 4, 5, 6 разрядов 1хд Ъ3. В этом случае управляющий сигнал с выхода анализатора 2 веса открывает ключи 21 и 22 и подключает управляемый конвертор 3. Сигналы с выхода первого и второго разрядов преобразователя 1 поступают на соответствующие входы мультиплексора 4 без изменения, а конвертор 3 изменяет полярность импульсов в 4 и 6 разрядах на противоположную, тем самым уменьшая небаланс в кодовом слове. Таким образом, в сформированном трехуровневом сигнале тактовая частота снижена в 1,33 раза, отсутствуют кодовые слова с весом иг173, устранено кодовое слово, состоящее из одних нулей, повышена "плотность" импульсов в кодовом слове. На приеме существует возможность контроля достоверности передачи, так как прием кодового слова с весом)и 73 будет свидетельствовать об ошибке. Так как баланс в кодовом слове достигается без введения дополнительных балансных импульсов, то повышается эффективность преобразования и, как следствие, помехоустойчивость и скорость передачи информации. Устройство(фиг. 3) осуществляет преобразование 12 двоичных символов в 6 пятиуровневых по предлагаемому способу и содержит преобразователь 1 дискретного сигнала в биполярный сигнал, анализатор 2 веса, конвертор 3 полярности импульсов, мультиплексор 4, логический переключатель 5, 5 ю 25 зо 4О 45 выпрямитель 7, первый элемент ИЛИ 9 первый 10, второй 11, третий 12 инверторы, четвертый инвертор 17, пятый инвертор 18, первый 19 и вто" рой 20 сумматоры, первый ключ 21, второй ключ 22, второй, третий, четвертый и пятый элементы ИЛИ 23-26 и третий сумматор 27. Устройство работает следующим образом. Преобразователь 1 преобразует двенадцатиразрядный двоичный сигнал с тактовой частотой Fa в параллельный шестиразрядный небалансный пятиуровневый сигнал с тактовой частотой F> =0,5 FA ° Преобразование осуществляется по правилу перевода числа из двоичной системы счисления в пятиричную. Анализ 2 веса определяет вес импульсов 3, 4, 5, 6 разрядов, а мультиплексор 4 осуществляет перевод параллельного балансного пятиуровневого сигнала в после довательный. Пусть вес 3, 4, 5, 6 разрядов )we) c 4. Вэтом случае управляющий сигнал на выходе анализатора 2 веса отсутствует, ключи 21 и 22 закрыты, а управляемый конвертор 3 полярности импульсов отключен. С выходов 3, 4, 5, 6 разрядов преобразователя 1 сигналы поступают на соответствующие входы мультиплексора 4 без изменения, а с выходов первого и второго разрядов преобразователя 1 на входы логического переключателя 5, который осуществляет замену в cc=-.ветствии с табл. 2. С выхода первого разряда преобразователя 1 импульсы поступают на первые входы элементов ИЛИ 9, 23, 24, 25 и 26, причем перед поступлением на вход элементов ИЛИ 23 и 24 импульсы изменяют свое значение в инверторах 12 и 17, которые импульсы положительной полярности пре1 образуют в нулевые, а нулевой импульс - в импульс положительной голярности единичной амплитуды. Одновременно импульсы с выхода 1-го разряда преобразователя 1 поступают на вход сумматора 19, предварительно изменив свою полярность на противопложную в ияверторе 11. С выхода второго разряда преобразователя 1 импульсы также поступают на вход сумматора 19, предварительно изменив свою полярность на противоположную в инверторе 10. Таблица2 Комбинации импульсов 1-го и 2-го разрядов после замены до замены 14 11 94 Одновременно импульсы с выхсда второго разряда преобразователя 1 поступают на вторые входы элементов ИЛИ 91 23-2б, предварительно пройдя через выпрямитель 7, который положительные импульсы пропускает без изменения, а отрицательные импульсы преобразовывает в положительные без изменения амплитуды импульсов, С выхода элемента ИЛИ 9 импульсы поступают на третий вход сумматора 19, с выхода которого результирующий импульс поступает на вход первого разряда мультиплексора 4. 0200 12 20 пают на входы первого и вто„. л..э раз; рядов мультиплексора 4. Пусть вес 3, 4, 5, б разрядов иг 14. В этом случае управляющий сигнал с выхода анализатора веса 2 открывает ключи 21 и 22 и подключает конвертор 3 полярности импульсов. Сигналы с выхода первого и второго разрядов преобразователя 1 поступают на соответствующие входы мультиплексора 4 без изменения, а конвертор 3 изменяет полярность импульсов в четвертом и шестом разрядах на противоположную, тем самым уменьшая небаланс в кодовом слове. Таким образом, в сформированном пятиуровнеаом сигнале тактовая частота снижена а 2 раза, отсутствует кодовое слово, состоящее из нулей, повышена плотность импульсов s кодовом слове, отсутствуют кодовые слова с весом чд 7 5. 42 02 04 32 41 П р и м е ч а н и е: 1 - импульс 35 единичного уровня положительной полярности, 2 — импульс двойного уровня положительной полярности1 3 импульс единичного уровня отрица40 т ел ьной поля р ности, 4 - импул ь с д войного уровня отрицательной полярности, 0 - импульс нулевого уровня. В сумматоре 20 осуществляется сложение импульсов с выхода второго 45 разряда преобразователя 1, с выходов элементов ИЛИ с инверсией 23 и 24, а также импульсов с выходов элементов ИЛИ 25 и 26, просуммированных в сумматоре 27 и изменивших свою полярность на противоположную в инвертор 18. С выхода сумматора .20 результирующие импульсы поступают на вход второго разряда мультиплексора 4. Таким образом, на выходах логи- и ческого переключателя 5 формируются комбинации импульсов в соответствии с данными табл ° 2, которые и постуформула изобретения Способ преобразования дискретных сигналов, заключающийся в том, что последовательность дискретных сигналов однополярных сигналов преобразуют а последовательность многоуровневых биполярных импульсов, отличающийся тем, что, с целью повышения помехоустойчивости и информативности, сравнивают каждый импульс каждой кодовой последовательности, кроме первого и второго, с заданным значением, при превышении которого изменяют на противоположную полярность четные импульсы каждой кодовой последовательности, кроме второго импульса, в противном случае заменяют первый и второй импульсы каждой последовательности на соответствующие комбинации многоуровневых импульсов. 2. Устройство для преобразования дискретных сигналов, содержащее преобразователь двоичного сигнала в биполярный сигнал, старшие выходы которого подключены к соответствующим входам анализатора веса и к первым входам конвертора полярности импульсов, выходы которого соединены с соответствующими первыми входами мультиплексора, выход мультиплексора подключен к выходу устройства, младшие разряды преобразователя двоичного сигнала в биполярный сигнал 13 94020 подключены к соответствующим информационным входам логического переключателя, выход анализатора веса соединен с управляющими входами логического переключателя, о т л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости и скорости передачи информации, в устройство введены сумматоры, логичес" кий переключатель выполнен на выпря- 10 мителе, ограничителе, ключах, элементах И, ИЛИ,инверторах, генераторе, первый информационный вход ло" гического переключателя соединен с входом первого ключа, с первым вхо- 15 дом первого элемента ИЛИ, с первым входом четвертого элемента И и через второй инвертор - с первым входом третьего элемента И, первый выход первого ключа соединен с первым управ- 2о ляющим входом и с первым выходом логического переключателя, второй выход первого ключа подключен к второму выходу логического переключателя, второй информационный вход логического переключателя соединен через ограничитель с вторым входом первого элемента ИЛИ и через выпрямитель - с первым входом третьего инвертора, выход которого подключен к второму вхо- зо ду третьего элемента И, выход генератора соединен с вторым входом третьего инвертора и с первыми входами первого и второго элементов И, выход первого элемента И подключен к пер35 вому информационному выходу логического переключателя, выход второго элемента И через четвертый инвертор соединен с вторым информационным выходом логического переключателя, выход первого элемента ИЛИ подключен к второму входу первого элемента И и через первый инвертор - к второму входу второго элемента И, выход третьего инвертора соединен с 15 вторыми входами третьего и четвертого элементов И, выход третьего элемента И - непосредственно, а выход четвертого элемента И через пятый инвертор соединены с третьими информационными выходами логического neS0 реключателя, выходы первого и второго ключей подключены соответственно к первому и второму управляющим выходам логического переключателя, первый и второй информационные выходы которого соединены соответственно с входами первого и вто0 14 рого сумматоров, первый и второй упра вля ющи е вы ходы логи ч ес ко го пер еключателя соединены соответственно с выходами первого и второго сумматоров, которые подключены к соответствующим: вторым входам мультиплексора. 3. Устройство для преобразования дискретных сигналов по и. 2, о т л и ч а ю щ е е с я тем, что, логический переключатель выполнен на ключах, инверторах, выпрямителе, элементах ИЛИ и третьем сумматоре, первый информационный вход логичес" кого переключателя соединен через второй инвертор с первым информационным выходом логического переключателя, с первым входом первого ключа, с первыми входами первого, четвертого и пятого элементов ИЛИ и через третий и четвертый инверторы подключены соответственно к первым входам второго и третьего элементов ИЛИ, второй информационный вход логического переключателя соединен с первым входом второго ключа, с третьим информационным выходом логического переключателя и через выпрямитель — с вторыми входами первого, второго, третьего, четвертого и пятого элементов ИЛИ и через первый инвертор — с первым информационным выходом логического переключателя, выход первого элемента ИЛИ подключен к третьему выходу логического переключателя, первый управляющий вход логического переключателя подключен к второму входу первого ключа и к первому управляющему выходу логического переключателя, выходы второго и третьего элементов ИЛИ соединены с первым и вторым информационными выходами логического переключателя, выходы четвертого и пятого элементов ИЛИ подключены к входам третьего сумматора, выход которого через пятый инвертор соединен с третьим информационным выходом логического переключателя. Источники информации, принятые во внимание при экспертизе 1. Технические средства телеобработки информации в АСУ в реальном масштабе времени, M. изд-во ИДНТП, 1976, с. I76-177. 2, "I EEE Transactions on Communication", 1976, II 8, р, 1136-1139, fIg, 3 (прототип), 940200 Заказ 73/73 Тираж 2 11одпи сное ВНИИПИ Государственного комитета CCCP по делам изобретений и открытий 113035, Москва; Ж-35, Раушская наб., д. 4/5 филиал ППП Патент, г. Ужгород, ул. Проектная, составитель Е.Бакеев Редактор В. Пилипенко Техред g,Тепер Корректор Г.Огар
