Синхронизатор с постоянным временем опережения

 

Союз Советских

Социалистических

Рес ублни

Оп ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТИЛЬСТЗУ (»)940269 (61) Дополнительное к авт. свид-ву (51)М. Кл.

{22} Заявлено 16. 12. 80(21) 3218355/24-07 с присоединением заявки М

Н 02 J 3/42

ВеудврстанныА квинтет

СССР ао делен неебретеннА и ютнрытнй (23) Приоритет

Опубликовано 30. 06. 82 ° бюллетень М 24

Дата опубликования описания 02 . 07 . 82 (53) УДК 621. 316..729(088.8) Н.И.Григоров, Б.Т.Кононов, С.А.Павлов„ и А.Е.Церковный ! 1 (72) Asторы изобретения (7l) Заявитель (54) СИНХРОНИЗАТОР С ПОСТОЯННЫМ ВРЕМЕНЕМ

ОПЕРЕЖЕНИЯ

Изобретение относится к электроэнергетике и может быть использовано для включения на параллельную работу синхронных генераторов.

Известен автосинхронизатор, содержащий преобразователь текущего угла сдвига фаз синхронизируемыми напряжениями в огибающую напряжения биений, дифференцирующий трансформатор, обе-.

-спечивающий учет скорости скольжения и логический блок на электромагнитных реле, пропускающий сигнал на включение генераторного выклзчателя толь" ко при выполнении заданных условий: синхронизации (1 j.

Основным недостатком данного устройства является низкая точность его работы при наличии ускорения скольжения Z, а также при неодинаковых щ амплитудах синхронизируемых напряжений.

Наиболее близким к предлагаемому по технической сущности является синхронизатор, который состоит из включенных последовательно блока преобразования угла сдвига фаз синхронизируемых напряжений в импульсную последовательность на базе двух формирователей импульсов и триггера, измерительно-вычислительного блока и на базе фильтра и операционных усилителей и логического блока на базе двух нуль-органов и исполнительной релейной схемы 523.

Для создания постоянного времени опережения с учетом изменения скорости скольжения в измерительно-вычислительном блоке данного синхронизатора осуществляется двойное дифференцирование с помощью дифференцирующих операционных усилителей напряжения, поступающего с выхода пассивного Ь Сфильтра и пропорционального углу сдвига фаз S между синхронизируемыми напряжениями. Полученные напряжения, соответствующие текущему углу сдви3 940269 ф

5 о

15 ю зируемых напряжений в импульсную поаледовательность, первый интегрирующий операционный усилитель 2, второй интегрирующий операционный усилитель

3, третий интегрирующий операционный усилитель 4, активный фильтр 5, первый суммирующий операционный усилитель 6, второй суммирующий операционный усилитель 7, измерительно-вычисли50 тельный блок 8, логический блок 9, цепь 10 включения генераторного выключателя.

В скобках показаны физические величины, которым пропорциональны дейст35 вующие в cxe+e напряж

На фиг. 2 представлены временные диаграммы, поясняющие работу блока преобразования угла сдвига,фаз в импульсную последовательность, на вход которого подаются синусоиды синхрони зируемых напряжений сети U и генератора U U - выходное напряжение блока 1.

Напряжение U подается на вход

45 цепи из трех последовательно включенных интегрирующих усилителей 2, 3, 4 охваченных обратными связями так, что их результирующая передаточная функция соответствует звену третьего порядка вида:

W ю + v (21 где К вЂ” коэффициент усиления; а,Ь,c - коэффициенты при производных;

P= — - оператор дифференцирования.

Поскольку звено, описываемое выражением (2), имеет вполне определенную полосу пропускания, зависящую от что в синхронизаторе с постоянным временем опережения, .содержащем из.мерительно-вычислительный блок преобразования угла сдвига фаз синхронизируемых напряжений в импульсную последовательность, измерительно-вычислительный блок и логический блок на выra фаз6, скорости ю и ускорению Е скольжениу используются для вычисления в суммирующем операционном усилителе расчетного угла сдвига фазбрс сч. к моменту замыкания контактов генераторного выключателя, а также скорости скольжения к этому же моменту.

Логический блок, на вход которого подаются как расчетные значения угла .сдвига фаз 5 се, и скорости скольжения Ж ро, так и их допустимые значения Б ®д, до, вырабатывает команду на включение выключателя, если одновременно выйолняются условия расч Аоп Space ваоп (1) Основным недостатком этого устройства является низкая точность его paботы, обусловленная наличием в измерительно-вычислительном блоке цепи из включенных последовательно фильрра и двух дифференцирующих операционных усилителей. Такая цепь будет всегда иметь на своем выходе высокий уровень помех, поскольку первое дифференцирование фактически отменяет операцию сглаживания, осуществляемую

I фильтром, а даль нейшее дифференцирование импульсной последовательности с выхода первого дифференцирующего усилителя неизбежно приводит к образованию больших сигналов помехи по переднему и заднему фронтам импуль".. сов импульсной последовательности.

Цель изобретения - повышение точ. ности работы синхронизатора.

Поставленная цель достигается тем, ходе измерительно-вычислительный блок состоит из двух суммирующих и трех интегрирующих операционных усилителей, входы первого из которых присое. динены к выходу блока преобразования угла сдвига фаз синхронизируемых напряжений в импульсную последовательность и к выходам первого, второго и третьего интегрирующих операционных усилителей, входы второго и третьего интегрирующих операционных усилителей, входы второго и третьего интегрирующих операционных усилителей присоединены соответственно к выходам первого и второго интегрирующих операционных усилителей, причем выходы первого и второго интегрирующих операционных усилителей подсоединены ко входам первого и второго суммирующих операционных усилителей, а выход третьего интегрирующего усилителя присоединен ко входу второго суммирующе го ус или теля, выходы сумм и рующих усилителей соединены со входом логи ческого блока на выходе синхронизатора.

На фиг. 1 представлена структурная схема предлагаемого синхронизатора; на фиг. 2 — временные диаграммы, поясняющие работу блока преобразования угла сдвига фаз в импульсную последовательность.

Устройство содержит блок 1 преобразования угла сдвига фаз синхрони69

Фо рмула и зоб рет ен ия расч ™е+ ъ вкл

5 9402 выбора коэффициентовд, b,с, его можно рассматривать как активный фильтр.

Напряжение Цj на выходе фильтра пропорционально текущему углу сдвига фаз с. между синхронизируемыми напряжениями U u U Поскольку напряже,ние U является одновременно выходным напряжением третьего интегрирующего операционного усилителя, то это значит, что на вход данного усилите- 1в ля с,выхода второго интегрирующего усилителя поступает напряжение Ц пропорциональное скорости скольжения

Рассуждая аналогично, получаем, что на вход второго интегрирующего усилителя поступает напряжение УЕ пропорциональное ускорению скольжения 6. .

В суммирующих усилителях производится вычисление 6Рс с„ и 0и< „ по формулам с 2. ят,Вкл расч ВМ+ (3) 2S

Здесь t - время вклочения генералки торного выклочателя.

Выходное напряжение суммирующих операционных усилителей вместе с напряжениями пропорциональными одоп 30 и 9/в, подаются на входы логического блока 9, реализующего условие (1)

Все блоки синхронизатора могут быть выполнены на базе интегральных микросхем любой серии, содержащей в

35 своем составе операционные усилители, триггеры и логические элементы И-ИЕ, ИЛИ-НЕ.

Предлагаемый синхронизатор учитывает как скорость, так и ускорение скольжения без использования дифференцирующих устройств и потому выгодно отличает по точности от известнык устройств .

Синхронизатор с постоянным: време-, нем опережения, содержащий блок преобразования угла сдвига фаз синхронизируемых напряжений в импульсную последовательность, измерительно-вычислительный блок и логический блок на вы-, ходе синхронизатора, о т л и ч а ю— шийся тем, что, с целью повышения точности работы, измерительно-. вычислительный блок состоит из двух ° суммирующих и трех интегрирующих опе- рационных усилителей, входы первого из которых присоединены к входу блока преобразования угла сдвига фаз синхронизируемых напряжений в импульсную последовательность и к выходам первого, второго и третьего интегрирующих операционных усилитеЛей, входы второго и третьего интегрирующих операционных усилителей присоединены соответственно к выходам первого и вто-. рого интегрирующх операционных усилителей, причем выходы первого и второго интегрирующих операционных усилителей соединены .с входами первого и второго суммирующих операционных усилителей, а выход третьего интегрирующего усилителя присоединен к входу второго суммирующего усилителя, выходы суммирующих усилителей соединены с входом логического блока.

Источники информации, принятые Во внимание при экспертизе

1. Ьарэам А. Б. Системная автоматика,И., "Энергия", 1964, с.170-179.

2. Авторское свидетельство СССР

М 126937 кл. Н 02 3 3/42, 1969. и, и

940269

Корректор Ю, макаренко

Подписное

Составитель 8. Кузнецов

Редактою Н. Безродная Техреду Т. Фанта, ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1ЦОЯ Москва Ж-Я Ра вская наб. д. 4Д филиал ППП "патент". г. Ужгород, ул, Проектная,