Преобразователь "код-частота" гармонического сигнала

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 14. 04. 80 (21) 2909205/18-21 (51) М. КЛ.

Союз Советских

Социапнстииеских

Респубиин с присоединением заявки ¹(23) Приоритет

Н 03 К 13/02

Государственный комитет

СССР по делам изобретений и открытий

Опубликовано 070882. Бюллетень ¹ 29

Дата опубликования описания 10.0882 (З) УДК 681.325 (088.8) В.Н. Глазов, A.È. Гризик, В.Н. Казанский и М.И. Толкачев (72) Авторы изобретения (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ КОД-ЧАСТОТА ГАРМОНИЧЕСКОГО

СИГНАЛА

Изобретение предназначено для использования в радиотехнических установках в качестве программноперестраиваемого высокостабильного генератора.

Известен преобразователь код-частота, содержащий регистр кода частоты, подключенный к входу накопителя, выход которого соединен с входом вычислителя синуса, выход которого подключен к входу преобразователя код-аналог„ другой вход которого соединен с выходом тактового генератора и другим входом чакопителя, а выход подключен к входу фильтра нижних частот (13.

Выходной сигнал описанного преобразователя содержит паразитные частотные составляющие, обусловленные неидеальностью преобразователя код-аналог и ограниченной разрядностью вычислителя синуса, причем уровень паразитных составляющих определяется разрядностью вычислителя синуса и преобразователя код-аналог, а их расположение на оси частот определяется соотношением частоты суммирования Вт и синтезируемой частоты F, При синтезе сигнала с частотами близкими к значениям с Гт / К, где Кпроизвольное целое число, паразитные составляющие могут находиться сколь угодно близко к частоте синтезируемого сигнала, при этом они попадают в полосу пропускания фильтра нижних частот и проходят через него без ослабления.

Известен также преобразователь код-частота гармонического сигнала, содержащий множительный блок, счетчик, последовательно соединенные регистр кода частоты, накопитель, сумматор, вычислитель синуса, преобразователь код-аналог, фильтр нижних частот, последовательно соединенные тактовый генератор, делитель частоты, генератор случайного числа, элемент сравнения и элемент

И, причем первый вход множительного блока подключен к выходу регистра кода частоты, второй вход подключен к выходу генератора случайного числа, а выход соединен с вторым входом сумматора, вход счетчика соединен с выходом тактового генератора, и в-.срым входом элемента

И, вход сброса счетчика соединен с выходом делителя частоты и вторым входом накопителя, а выход соединен с вторым входом элемента сравнения, 949799

50 выход элемента И соединен с вторым входом преобразователя код-аналог.

Принцип действия указанного преобразования заключается в вычислении и последующем формировании выборок синтезируемого сигна- 5 ла,- осуществляемых в псевдослучайные моменты времени (23.

Применение псевдослучайной частоты модуляции тактовой частоты вычисления выборок, уменьшая уровень дискретных параэитных частотных составляющих, приводит к распределению их энергии в широком диапазоне частот, т.е. к появлению шумовых компонентов, спектр которой при достаточ- 5 .ио большом периоде повторения псевдослучайной последсвательности можно считать непрерывным, а соотношение сигнал/шум на выходе преобразователя определяется полосой пропускания фильтра низких частот.

Цель изобретения — улучшение соотношения сигнал/шум преобразователя.

Поставленная цель достигается тем, что в преобразователь код-частота гармонического сигнала, содержащий регистр кода частоты, выход которо -o соединен с первым входом множительного блока, накопитель, вычислитель синуса, выход которого соединен с первым входом преобразователя код-аналог, второй вход которого подключен к выходу элемента И, первый вход которого соединен с выходом тактового генератора и счетным входом счетчика, выход которого подключен к 35 первому входу элемента сравнения, выход которого соединен с вторым входом элемента И, введены узкополосный фильтр и кодовый преобразователь и вход которого подключен к выходу 40 оегистра кода частоты, а выход - к . второму входу элемента сравнения и второму входу множительного блока, выход которого соединен с первым входом накопителя, выход которого 45 подключен к входу вычислителя синуЮ са, а второй вход — к выходу элемента И и вхсду сброса счетчика, причем выход преобразователя код-аналог соединен .с входом узкополосного следящего фильтра.

Структурная электрическая схема преобразователя код-частота. гармонического сигнала поясняется чертежом.

Преобразователь содержит регистр

1 кода частоты, накопитель 2, вычислитель 3 синуса, преобразователь

4 код-аналог, тактсвый генератор 5, кодовый преобразователь б, логический элемент И 7, счетчик 8, элемент 60

9 сравнения, цифровой множительный блок 10, узкополосный следящий фильтр

11.

Принцип его работы заключается в следующем. 65

Регистр 1 предназначен для записи и хранения кода,синтеэируемой частоты. Это код (или его старшие разряды ) преобразуется в кодовом преобразователе б в код определяющий длительность периода суммирования в накопителе 2. Таблица преобразования кодового преобразователя б строится из условий выбора для каждого значения выходного кода такого значения тактовой частоты (периода суммирования в накопителе) при котором обеспечивается максимальная разность между частотой синтезируемого сигнала и ближайшей точкой цеЛочисленной Т кратности быбианнсе (где п и к

К

/ целые числа ), поскольку именно в этих точках дискретные паразитные составляющие могут сколь угодно приближаться к сигналу.

Выполнение этого условия позволяет достичь в выходном сигнале преобразователя 4 код-аналог такого расположения паразитных составляющих на оси частот, при котором они отсутствуют вблизи полезного сигнала, что дает возможность эффективно использовать узкополосный следящий фильтр для их подавления. Формирование требуемого периода суммирования в накопителе 2 осуществляется подсчетом заданного кодовым преобразователем б количества периодов колебаний генератора 5 в счетчике 8, обнуление которого осуществляется при равенстве кодов на входах элемента 9 сравнения и поступления очередного счетного импульса на вход логического элемента И 7. B накопителе 2 вычисляется фаза синтезируемого колебания путем суммирования мгновенного значения фазы, соответствующего фронту предыдущего тактового импульса с ее приращением за интервал между тактовыми импульсами. Величина приращения фазы вычисляется в цифровом множительHoM oKe 10 TIo коду частоты и требуемому периоду суммирования. В вычислителе 3 синуса значения фазы преобразуются в значении амплитуды и далее в преобразователе 4 код-аналог в аналоговый сигнал, который фильтруется узкополосным следящим фильтром, выполненным, например, на основе системы ФАПЧ.

Применение адаптивной обработки сигнала с выбором оптимального по критерию максимального удаления от полезного сигнала паразитных составляющих, значение тактовой частоты вычисления выборок и следящей фильтрации позволяет улучшить соотношение сигнал/шум на выходе преобразователя по сравнению с прототипом, что ра.сширяет область применения таких псказателей.

949799

Формула изобретения

Составитель В. Войтов

Редактор Е. Папп Техред С.Мигунова Корректор Н. Koposrp

Заказ 576 46 Тираж 959 Подписное

BHHHHH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, Преобразователь код-частота гармонического сигнала, содержащий регистр кода частоты, выход которого соединен с первым входом множительного блока, накопитель, вычислитель синуса, выход которого соединен с первым входом преобразователя код-аналог, второй вход которого подключен к выходу элемента И, первый вход которо- >0 го соединен с выходом тактового генератора и счетным входом счетчика, выход которого подключен к первому входу элемента сравнения, выход которого соединен с вторым входом 15 элемента И, о т л и ч а ю щ и й— с я тем, что, с целью улучшения соотношения сигнал/шум, в него введены узкополосный фильтр и кодовый преобразователь, вход которого подключен к выходу регистра кода частоты, а выход — к второму входу элемент сравнения и второму входу множительного блока, выход которого соединен с первым входом накопителя, выход которого подключен к входу вычислителя синуса, а второй вход - к выходу элемента И и входу сброса счетчика, причем выход преобразователя код-аналог соединен с входом узкополосного фильтра.

Источники информации, принятые во внимание при экспертизе

1. "Зарубежная радиоэлектроника", 1972, Р 3, с.60, рис.4.

2. Авторское свидетельство СССР по заявкеР2783644/21,кл.H 03 К 13/02, 18.06.79 (прототип).