Устройство для асинхронного сопряжения каналов связи в системах с временным разделением каналов

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик („)949836 (61) Дополнительное к авт. свид-ву № 748896 (22) Заявлено 15.02.78 (21) 2579449/18-09 с присоединением заявки №вЂ” (23) Приоритет—

Опубликовано 07.08.82. Бюллетень № 29

Дата опубликования описания 17.08.82 (51) М.К .

Н 04 L 25/36

Н 04 L 7/04

Н 04 J 3/08

Гееударетеееиые кемитет

СССР (53) УДК 621.394..6 (088.8) пв делам кзееретений и открытий (72) Авторы изобретения

* . ф ..Я вЂ”.. и В. С. Коган 1 "-".;- ГЯР -".- - "- . ь (71) Заявитель (54) УСТРОИСТВО ДЛЯ АСИНХРОННОГО СОПРЯЖЕНИЯ

КАНАЛОВ СВЯЗИ В СИСТЕМАХ С ВРЕМЕННЫМ

РАЗДЕЛЕНИЕМ КАНАЛОВ

Изобретение относится к электросвязи и может быть использовано в аппаратуре асинхронной передачи двоичной информации.

По основному авт. св. № 748896 известно устройство для асинхронного сопряжения каналов связи в системах с временным разделением каналов содержит на передающей стороне последовательно соединенные блок фазовой автоподстройки частоты, блок памяти, первый фазовый дискриминатор и блок управления, причем на вход блока фазовой автоподстройки частоты и на второй вход блока памяти подан абонентский сигнал, а на третий вход блока памяти поданы считывающие импульсы, а четвертый вход блока памяти соединен с первым выхо- >s дом блока управления, второй выход блока памяти подключен к основному каналу связи, а второй выход блока управления — к дополнительному каналу связи, а на приемной стороне последовательно соединенные дешифратор команд, блок паМяти и второй фазовый дискриминатор, причем вход дешифратора команд соединен с дополнительным каналом связи, второй вход блока памяти соединен с основным-каналом связи, на тре2 тий вход блока памяти поданы импульсы записи, к четвертому входу подключен выход блока формирования частоты считывания, а выход блока памяти является выходом устройства, а также содержит на приемной стороне последовательно соединенные синтезатор низких частот и блок управления скоростью считывания, выход которого подключен к входу блока формирования частоты считывания, причем второй вход блока управления скоростью считывания соединен с первым выходом блока памяти, третий вход — с выходом второго фазового дискриминатора, а выход блока формирования частоты считывания подключен к четвертому входу блока памяти, а на вход синтезатора сигналов низких частот поданы управляющие импульсы (1).

Однако в случаях предъявления высоких требований к максимальной величине низкочастотных фазовых флуктуаций, например, при работе с высокостабильным по частоте абонентом необходимо увеличение количества разрядов блока памяти. Это приводит к дополнительным задержкам информации между передающим и приемным абонентами. Вносимая дополнительная задержка ин949836

3 формации равносильна увеличению длины канала связи, что весьма нежелательно при работе с высокой достоверностью передаваемой информации, так как резко снижается эффективная скорость передачи абонентов, имеющих устройства защиты от ошибок, а при передаче быстро стареющей информации дополнительные задержки вообще недопустимы.

Цель изобретения .— уменьшение задержки информации.

Для достижения указанной цели в устройстве для синхронного сопряжения каналов связи в системах с временным разделением каналов введены последовательно соединенные сумматор и формирователь частоты, выход которого подключен ко входу синтезатора низких частот.

На чертеже изображена блок-схема предлагаемого устройства.

Устройство содержит на передающей стороне блок 1 фазовой автоподстройки частоты, блок 2 памяти, первый фазовый дискриминатор 3, блок 4 управления, а на приемной стороне — дешифратор 5 команд, блок б памяти, второй фазовый дискриминатор 7, синтезатор 8 низких частот, блок 9 управления скоростью считывания, блок 10 формирования частоты считывания, сумматор 11 и формирователь 12 частоты.

Устройство работает следующим обраЗОМ.

На вход сумматора 11 поступают от источника импульсов группового оборудования приемной станции и последовательностей импульсов с частотой, равной частоте записи в блок памяти, и с временным сдвигом относительно друг друга и тактов записи (для наглядности и удобства изложения принципов работы устройства и принято равное трем) .

На выходе сумматора 11 формируется тактовая последовательность, равная сумме трех входных последовательностей, причем временные позиции выходной последовательности поочередно соответствуют временным позициям первой, второй и третьей входным последовательностям. Последовательность с выхода сумматора 11 поступает на вход формирователя 12 частоты, представляющего собой делитель частоты с коэффициентом деления R, при этом число последовательностей и и коэффициент деления

R связаны зависимостью R=п+I (в данном случае 1 =4). В результате деления на четыре получается последовательность, временные позиции которой поочередно расположены во временных позициях первой, второй и третьей входных последовательностей сумматора 11. Сформированная с помощью сумматора 11 и формирователя 12 частоты последовательность поступает на вход синтезатора 8 низких частот, представляющего собой делитель частоты с коэффициентом

1О

25 зо

4 деления m, при этом если R число четное, то m также число четное и если k число нечетное, то и m число нечетное.

Синтезатор 8 низких частот формирует низкочастотные добавки путем деления частоты, сформированной сумматором 1 и формирователем 12 частоты, при этом временные позиции полученных низкочастотных добавок поочередно, расположены во временных позициях трех входных последовательностей сумматора ll и, следовательно, эти добавки появляются в разные моменты времени внутри интервала тактов записи.

Такты записи последовательно записывают информацию в блок 2 памяти и одновременно устанавливают разрешение на выдачу низкочастотной добавки. Низкочастотная добавка поступает на вход блока 10 формирования частоты считывания, представляющего собой управляемый делитель абонентского сигнала и тактовой последовательность на один шаг дискретной подстройки с частотой низкочастотных добавок. Такты считывания считывают информацию из блока 2 памяти и одновременно запрещают выдачу низкочастотной добавки на формирователь 10 частоты считывания. Таким образом, сигнал, разрешающий выдачу низкочастотных добавок, изменяет свою длительность.

При максимальной длительности разрешающего сигнала, равной длительности тактового интервала записи, на блок 10 формирования частоты считывания поступают все низкочастотные добавки, соответствующие текущему положению памяти, и по мере уменьшения длительности разрешающего сигнала количество низкочастотных добавок, поступающих на блок 10 формирования частоты считывания, уменьшается пропорционально длительности разрешающего сигнала. Таким образом, в течение работы одного разряда памяти происходит плавное изменение частоты считывания пропорционально фазовому сдвигу между тактами записи и считывания блока 2 памяти.

Устройство работает следующим образом.

Низкочастотная добавка, соответствующая текущему положению блока 2 памяти, поступает на уиравляющий вход блока 10 формирования частоты считывания, представляющего собой управляемый делитель, на выходе которого формируется тактовая частота считывания, значение которой определяется величиной низкочастотной добавки.

Таким образом, для каждого положения блока 2 памяти формируется соответствующая частота считывания, т. е. каждому разряду памяти соответствует определенная частотная градация считывающей последовательности.

949836

Формула изобретения

Составитель И. Шамонина

Редактор,Л. Пчелинская Техред А. Бойкас Корректор В. Вутяга

Заказ 5498/48 Тираж 688 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, )К вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент>, г. Ужгород, ул. Проектная, 4

Текущее значение частоты абонента на передаче определяет изменение фазового сдвига между тактовой последовательностью абонентского сигнала и тактовой последовательностью канала связи.

Изобретение позволяет уменьшить флуктуации выходного сигнала устройства для асинхронного сопряжения каналов связи в системах с временным разделением каналов без увеличения объема блока памяти (или, если это необходимо, уменьшить объем блока памяти без увеличения фазовых флуктуаций), а следовательно, уменьшить задержку информации в приемной части устройства.

Устройство для асинхронного сопряжения каналов связи в системах с временным разделением каналов по авт. св. № 748896 отличающееся тем, что, с целью уменьшения задержки информации, в него введены последовательно соединенные сумматор и формирователь частоты, выход которого подключен ко входу синтезатора низких частот.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 748896, кл. Н 04 L 25/36, 15.12.77.