Устройство для сравнения двоичных чисел

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советски к

Социалистических

Рес ублм ()951294 (6l ) Дополнительное к авт; саид-ву (22) Заявлено 23.0б.80 (21) 2957419/18 — 24 с присоединением заявки И (23) П риоритет (51)M. Кл.

G 06 F 7(04

Ввударстаены1 кемнтет

СС С.Р

40 авлам изобретений н открытий

Опубликовано 15.08.82. Бюллетень J5 30 (Ы) УДК 681325.5 (088.8) Дата опубликования описания 15.08.82 (72) Авторы изобретения!

В. П. Агеев и В. С. Любинский

1вЛ | ь ф ° !<0 .а д (ъ 4 (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ДВОИЧНЫХ

ЧИСЕЛ

Изобретение относится к автоматике и вычислительной технике и может быть использовано в цифровых системах контроля и управления, работающих в реальном масштабе времени, в вычла лительных системах коллективного пользования.

Известно устройство для сравнения двоичных чисел с допусками, содержащее двоичный счетчик, блок памяти, блок сравнения, элементы И, инвертор формирователь импульсов, триггеры.

Сравнения двоичного числа с нижним и верхним допусками и выдача сигналов "Меньше", "Больше", "Норма" осуществляется с помощью блока сравнения, на который последовательно подаются значения нижней и верхней границ допуска, а также текущее значение контролируемой величины (1).

Недостатком этого устройства является его низкое быстродействие и сложность.

Наиболее близким техническим решением к предлагаемому является устройство. для сравнения двоичных чисел, содержащее накапливающие сумматоры, элементы задержки, группы элементов И, ИЛИ, регистр, прямце выходы которого соединены с первыми входами пер2 вой, второй, третьей и четвертой групп элементов И, а его инверсные выходы — с первыми входами пятой группы элементов И, вторые входы которых соединены с шиной сброса устройства и входом первого элемента задержки, а их выходы соединены с первыми входами группы элементов ИЛИ, другие входы которых соединены с выходами четвертой группы элементов И, а ее выходы соединены с первыми группами входов первого и второго накапливающих сумматоров, другие входы которых соединены соответственно с шинами ввода верхнего ц нижнего допусков, прямой выход знакового триггера первого сумматора соединен с вторыми входами первой группь элементов

И,.выходы которых соединены с первой выходной шиной устройства, а его инверсный выход соединен с первым входом шестого элемента

И, другой вход которого соединен с прямым выходом знакового триггера второго сумматора, а его инверсный выход — с вторыми входами третьей группы элементов И, выходы которых соединены с третьей выходной шиной устройства, выходы второй группы элементов

3 95129

И соединены с второй выходной шиной устроЯства, третьи входы первой, второй, третьей групп элементов И вЂ” с выходом первого элемента задержки и входом второго элемента задержки, выход которого соединен с другими входами четвертой группы элементов И и с входом третьего элемента задержки, выход которого соединен с шиной сброса регистра, прямые входы которого соединены с входной шиной устройства (2) . !р

Однако известное устройство осуществляет сортировку поступивших чисел по модулю, т. е. производит сравнение только положительных чисел, Цель изобретения — расширение функциональных возможностей устройства за счет обеспечения допускового контроля алгебраических чисел.

Поставленная цель достигается, тем, что в устройство для сравнения двоичных чисел, содержащее накапливающие сумматоры, элементы задержки, группы элементов И, ИЛИ, регистр, информационные входы которого соединены с первой группой информационных входов устройства, а прямые и инверсные выходы регистра подключены к входам первой груплы входов первой и второй групп элементов И соответственно, выходы элементов И первой группы соединены с входами первой группы входов элементов ИЛИ первой и второй групп, Зр выходы элементов И второй группы подключены к входам второй группы входов элементов

ИЛИ первой и второй групп элементов ИЛИ, выходы элементов ИЛИ первой и второй групп соединены с установочными входами первого и З второго накапливающих сумматоров соответственно, прямые выходы регистра подключены к входам первой группы входов элементов И третьей, четвертой и пятой групп элементов И, вход запуска устройства подключен к управ- 4р ляющим входам элементов И второй группы и через первый элемент. задержки с первыми управляющими входами элементов И третьей, четвертой и пятой групп, выход первого элемента задержки через второй элемент задержки 4 подключен к управляющим входам элементов

И первой группы, выход второго элемента задержки через третий элемент задержки соединен с входом установки в нулевое состояние регистра, вторая группа информационных входов устройства подключена к информационным входам первого накапливающего сумма- . тора и первого триггера, третья группа информационных входов устройства соединена с информационными входами второго накапливающего сумматора и второго триггера, в него введены два дешифратора, два элемента ИЛИ и элемент ИЛИ вЂ” HE, причем инверсные выходы информационных разрядов первого н второго накапливающих сумматоров соединены с входами первого и.второго элементов ИЛИ соответственно, выходы первого и второго элементов ИЛИ подключены к первым входам первого и второго дешифраторов соответственно, прямой и инверсный выходы знакового разряда регистра соединены с вторым и третьим входами соответственно первого и второго дешнфраторов, прямой и инверсный выходы знаковых разрядов первого накапливающего сумматора подключен к четвертому и пятому входам соответственно первого дешифратора, прямой и инверсный выходы знакового разряда второго накапливающего сумматора соединены с четвертым; и пятым входами соответственно второго дешифратора, прямой и инверсный выходы первого триггера подключены к шестому и седьмому входам соответственно первого дешифратора, прямой и инверсный выходы второго триггера соединены с шестым и седьмым входами соответственно второго дешифратора, выход первого дешифратора полключен к второму управляющему входу элементов И первой группы и к первому входу элемента ИЛИ вЂ” НЕ, выход второго дешифратора соединен с вторыми управляющими входами элементов И второй группы и с вторым входом элемента

ИЛИ вЂ” HE, выход которого подключен к второму управляющему входу элементов И третьей группы; в нем первый дешифратор состоит из трех элементов И, выходы каждого. из которых соединены с входами элемента

ИЛИ, выход которого подключен к выходу дешифратора, первый вход дешифратора соединен с первыми входами первого и второго элементов И, второй вход дешифратора подключен к второму входу первого элемента И, третий вход дешифратора соединен с первым входом третьего элемента И и с вторым входом второго элемента И, четвертый вход дешифратора подключен к третьему входу второго элемента И, пятый вход дешифратора соединен с третьим входом первого элемента И, шестой вход дешифратора подключен к четвертому входу первого элемента И и к второму

1 входу третьего элемента И, седьмой вход дешифратора соединен с четвертым входом второго элемента И; в нем второй дешифратор состоит из трех элементов И, выходы которого соединены с входами элемента ИЛИ, выход которого подключен к выходу дешифратора, первый вход дешифратора соединен с первыми входами первого и второго элементов И, второй вход дешнфратора подключен к второму входу второго элемента И и к первому входу третьего элемента И, третий вход дешифратора соединен с вторым входом первого элемента

И, четвертый вход дешифратора подключен к третьему входу второго элемента И, пятый

951294

20 вход дешифратора соединен с третьим входом первого элемента И, шестой вход дешифратора подключен к четвертому входу второго элемента И, седьмой вход дешифратора соединен с четвертым входом первого элемента И и с вторым входом третьего элемента И.

На фиг. 1 приведена функциональная схема устройства; на фиг. 2 — схема первого дешифратора", а на фиг. 3 — схема второго дешифратор а. о

Устройство содержит регистр 1, накапливающие сумматоры 2 и 3, группы элементов И 4—

7, группы элементов ИЛИ 8 и 9, элемент

ИЛИ вЂ” НЕ 10, элементы задержки 11 — 13, вход запуска устройства 14, информационные входы устройства 15 — 17, выход;",ые шины устройства

18-20, элементы ИЛИ 21 и 22, триггеры 23 и

24, дешифраторы 25 и 26, группу элементов

И 27 входы дешифраторов 28 — 39, дешифраторы содержат элементы И 40 — 42, элемент

ИЛИ 43.

Устройство работает .следующим образом.

Значения нижнего и верхнего допусков с их знаками по информационным шинам 16 и

17 поступают в накапливающие сумматоры 2 и 25

3, а знаки допусков, кроме того, по этим же шинам записываются в триггеры знаков допусков 23 и 24. Сравниваемые числа по информационным шинам-15 записываются в регистр

1. (Числа поступают в параллельном или по- зо следовательном коде в зависимости от типа источника сравниваемых чисел). Прямой код числа подается на информационные входы ,.групп элементов И 4, И 6, И 7, И 8, обратный код — на входы группы элементов И 5.

После записи допусков и числа на шину 14 поступает сигнал управления, который подается на управляющие входы группы элементов И 5 и на вход элемента задержки 11. По этому сигналу содержимое регистра 1 в обратном коде через группу элементов И 5 и группу элементов ИЛИ 9 выдается на входы сумматоров нижнего 2 и верхнего 3 допусков. В сумматорах 2 и 3 получаются обратные коды сумм соответственно нижнего и верхнего допус-4 ков со сравниваемым числом. Коды знаков сравниваемого числа, нижнего и верхнего пределов, сумм, результатов анализа сумматоров на нуль поступают на входы дешифраторов 25 и 26. В случае, когда число меньше нижнего

50 допуска, сигнал появляется на выходе дешифратора 25 и поступает на управляющий вход группы элементов И 8, а когда сравниваемое число больше верхнего допуска, сигнал появляется на выходе дешифратора 26 и поступает на управляющий вход группьу элементов И 6.

Если число равно одному из допусков или находится в интервале между ними, на выходах дешифраторов сигналы отсутствуют, но появляется сигнал на выходе элемента ИЛИ вЂ” HE 1(у и подготавливает к открыванию группу элементов И 7. Управляющий импульс, задержанный элементом задержки 1J, на время переходных процессов в сумматоре и дешифраторе, поступает на вход элемента задержки 12 и на упоавляющие входы групп элементов И б, И 7, И 8.

По этому импульсу одна из групп элементов

И 6, И 7, или И 8 открывается и на соответствующие выходные шины 18, 19 или 20 выдается код сравниваемого числа. Импульс с выхода элемента задержки 12, задержанный на время выдачи кода числа на выходные шины, поступает на управляющие входы группы элементов

И 4 и через. группу элементов ИЛИ, 9 прямой код числа иэ регистра 1 выдается на сумматоры 2 и 3. В результате суммирования в сумматорах восстанавливаются значения верхнего (в сумматоре 3) и нижнего (в сумматоре 2) допусков, Импульс с выхода элемента задержки 12 поступает также на вход элемента задержки 13 (время выдачи кодов в сумматоры), с выхода которого поступает на установочные входы регистра и устанавливает его в нулевое состояние. В последующем цикл повторяется.

Таким образом, применение дополнительных элементов и функциональных связей в соответствии с формулой предложения позволяет расширить функциональные возможности уст. ройства. Предложенное устройство сравнивает двоичные числа, которые могут иметь разные знаки с положительным, отрицательным или разнознаковыми допусками.

Формула изобретения

1. Устройство для сравнения двоичных чисел, содержащее накапливающие сумматоры, элементы задержки, группы элементов И, ИЛИ, регистр, информационнные входы которого соединены с первой группой информационных входов устройства, а прямые и инверсные выходы регистра подключены ко входам первой группы входов первой и второй групп элементов И соответственно, выходы элементов

И первой группы соединены со входаь.и первой группы входов элементов ИЛИ первой и второй

° групп, выходы элементов И второй группы подключены ко входам второй группы входов элементов ИЛИ первой и второй групп элементов ИЛИ, выходы элементов ИЛИ первой и второй групп соединены с установочными входами первого и второго накапливающих сумматоров соответственно, прямые выходы регистра подключены ко входам первой группы входов элементов И третьей, чствсртой и пятой групп элементов И, вход запуска устройства подключен к управляющим входам элементов И

951294

Второй группы и через первый элемент задержки с первыми управляющими входами элементов И третьей, четвертой и пятой групп, выход первого элемента задержки через второй элемент задержки подключен к управляющим входам элементов И первой грутшь, выход второго weмента задержки через третий элемент задержки соединен со входом установки в нулевое состояние регистра, вторая группа информационных входов устройства подключена к информационным входам первого накапливающего сумматора и первого триггера, третья группа информационных входов устройства соединена с информационными входами второго накапливающего сумматора и второго триггера, о т л и ч а ю щ е е - 15 с я тем, что, с целью расширения функциональных возможностей за счет обеспечения допускового сравнения алгебраических. чисел, в него введены два дешифратора, два элемента

ИЛИ и элемент ИЛИ вЂ” НЕ, причем инверсные 20 выходы информационных разрядов первого и второго накапливающих сумматоров соединены со входами первого и второго элементов ИЛИ соответственно, выходы первого и второго элементов ИЛИ подключены к первым входам 25 первого и второго дешифраторов соответственно, прямой и инверсный выходы знакового разряда регистра соединены со вторым и третьим входами соответственно первого и второго дешифраторов, прямой и инверсный выходы 511 знаковых разрядов первого накапливающего сумматора подключены к четвертому и пятому входам соответственно первого дешифратора, прямой и инверсный выходы знакового разряда второго накапливающего сумматора сое35 динены с четвертым и пятым входами соответственно второго дешифратора, прямой и инверсный выходы первого триггера подключены к шестому и седьмому входам соответственно первого дешифратора, прямой и инверсный выходы второго триггера соединены с шестым и седьмым входами соответственно второго дешифратора, выход первого дешифратора подключен ко второму управляющему входу элементов И первой группы и к первому входу

45 элемента ИЛИ вЂ” HE, выход второго дешифратора соединен со вторыми управляющими входами элементов И второй группы и со вторым входом элемента ИЛИ вЂ” НЕ, выход которого подключен ко вторым управляющим входам элементов И третьей группы.

2. Устройство по и. 1, о т л и ч а ю щ ее с я тем, что в нем первый дешифратор состоит из трех элементов И, выходы каждого из которых соединены со входами элемента

ИЛИ, выход которого подклюЧен к выходу дешифратора, первый вход дешифратора соединен с первыми входами первого и второго элементов И, второй вход дешифратора подключен ко второму входу первого элемента И, тертий вход дешифратора соединен с первым входом третьего элемента И и со вторым входом второго элемента И, четвертый вход дешифратора подключен к третьему входу второго элемента И, пятый вход дешифратора соединен с третьим входом первого элемента И, шестой вход дешифратора подключен к четвертому входу первого элемента И и ко второму входу третьего элемента И, седьмой вход дешифратора соединен с четвертым входом второго элемента И.

3. Устройство по п. 2, о т л и ч а ю щ ее с я тем, что в нем второй дешифратор состоит из трех элементов И, выходы которых соединены со входами элемента ИЛИ, выход которого подключен к выходу дешифратсра, первый вход дешифратора соединен с первыми входами первого и второго элементов И, второй вход дешифратора подключен ко второму входу второго элемента И и к первому входу третьего элемента И, третий вход дешифратора соединен со вторым входом первого элемента И, четвертый вход дешифратора подключен к третьему входу второго элемента И, пятый вход дешифратора соединен с третьим входом первого элемента И, шестой вход дешифратора подключен к четвертому входу второго элемента И, седьмой вход дешифратора соединен с четвертым входом первого элемента И и со вторым входом третьего элемента И.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР Р 538358, кл, G 06 F7/04,,1975.

2. Авторское свидетельство СССР по заявке И 2801894/18 — 24, кл. 6 06 F 7/04 (прототип) .