Цифро-аналоговый преобразователь
ОП ИСАНИЕ
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВКДЕТЕЛЬСТВУ
Союз Советскик
Социалистическик республик
Н 03 К 13/02 3Ъеудврстеениый коинтет СССР (23) Приоритет ио аелеи изобретений н открытий Опубликовано 23 08 82 Бюллетень Мв 31 Дата опубликования описания 25.08.82 (53) УДК 681. .325(088.8) А.П. Стахов, А.Ф. Сушко, А.А. Акимов, Ю.А. Петросюк и В.Н. Ефименко (72) Авторы изобретения Винницкий политехнический институт (7! ) Заявитель (54) ЦИфРО-АНАЛОГОВИЙ ПРЕОБРАЗОВАТЕЛЬ Изобретение относится к цифровой измерительной и вычислительной технике и может быть использовано в информационно-измерительных системах для преобразователя цифровых кодов с иррациональными основаниями в аналоговые величины. По основному авт. св. 1т 864548 известен цифро-аналоговый преобразователь (ЦАП), содержащий регистр, блок эталонных величин, блок ключе.— вых элементов, блок выделения разности, устройство для суммирования эталонов, блок управления, блок развертки кода, блок свертки кода, блок логических элементов и цифровой ком-, мутатор, причем вход ЦАП соединен с первым входом регистра, выход которого подключен к первому входу блока развертки кода и первому входу цифрового коммутатора, выход которого соединен с первым входом блока ключевых элементов, второй вход которого подключен к выходу блока эталонных величин, а выход с входом устройства для суммирования эталонов, выход которого соединен с первой выходной шиной ЦАП и с входом блока выделения разности, первый выход блока развертки кода подключен к второму входу цифрового коммутатора и первому входу блока логических элементов, второй выход к первому входу блока свертки кода, выход которого соединен с вторым входом блока логических элементов, выход которого подключен к второй выходной шине ЦАП, выход блока выделения разности соединен с входом блока управления, пять выходов которого подключены соответственно к вторым входам регистра, блоков развертки и свертки, кодов, а также к третьим входам цифрового 2о коммутатора и блока логических элементов )1J . Недостатком известного устройства является ограниченная точность преобразования код-аналог вследствие 95372 температурной и временной нестабильности, возникающей в резистивном делителе напряжения, который используется в блоке эталонных величин. Информация о величине кода погрешности в известном устройстве не позволяет повысить точность преобразо" вания. Цель изобретения - повышение точности преобразования. 10 Поставленная цель достигается тем, что в цифро-аналоговый преобразователь введены блок выбора минимального кода погрешности, блок регистров погрешности и блок выборки погрешности, первый вход которого соединен с вторым выходом блока развертки кода, второй вход " с выходом блока регистров погрешности, выход — с четвертым входом блока логических элементов, а третий вход с шестым выходом блока управления, второй вход которого соединен с выходом блока логических элементов и первыми входами блока регистров погрешности и блока выбора минимального кода погрешности, вторые входы которых подключены соответственно к седьмому и восьмо" му выходам блока управления, причем выход блока выбора минимального кода погрешности соединен с третьим входом блока свертки кода. На чертеже представлена функциональная схема ЦАП. Она содержит вход 1 преобразо. вателя, регистр 2, блок развертки кода 3, цифровой коммутатор 4, блок ключевых элементов 5, блок эталонных величин 6, устройство суммирования эталонных величин 7, первый выход 8 цифро-аналогового преобразо" ю вателя, блок выбора минимального кода погрешности 9, блок выделения разности 10, блок логических элементов 11, блок свертки кода 12, блок выборки погрешности 13, блок регистров погрешности 14, блок управления 15, второй выход 16 цифро-аналогового преобразователя. Вход 1 цифро-аналогового преобразователя информационным, через который на первый вход регистра 2 поступает цифровой код. Выход регистра 2 соединен одновременно с первыми входами цифрового коммутатора 4, блоком развертки кода 3. Выход цифрового коммутатора 4 соединен с управляющим входом блока ключевых элементов 5, информационные входы блока 1 4 5 соединены с выходом блока эталонных величин 6. Вход устройства суммирования эталонных величин 7 соединен с выходом блока ключевых элементов 5. Выход блока 7 является первым выходом 8 цифро-аналогового преобразователя, на котором формируется результирующий аналоговый сигнал процесса преобразователя код-аналог. Выход блока выделения разности 10 соединен с выходом устройства суммирования эталонных величин 7. В режиме метрологического контроля блок выделения разности 1, производят сравнение предыдущего и последующего аналоговых сигналов, формирующихся на первом выходе 8 цифро"аналогового преобразователя. Выход блока !0 является управляющим и соединен с первым входом блока управления 15. Первый выход блока развертки кода 3 соединен одновременно с вторым входом цифрового коммутатора 4 и первым входом блока логических элементов 11. Второй выход блока развертки кода соединен с первым входом блока свертки кода 12 и первым входом блока выборки погрешности 13. Блоки свертки 12 и развертки кода 3 выполняют логическую операцию развертки и свертки кодовых комбинаций. Выход блока 12 соединен с вторым входом блока логических элементов 11 и четвертым входом цифрового коммутатора. Выход блока логических элементов 11 является вторым выходом 16 ЦАП, который одновременйо соединен с первыми входами блока выбора минимального кода погрешности 9, блоком регистров погрешности 14 и вторым входом блока управления 15. Третий вход блока свертки кода 12 соединен с выходом блока выбора минимального кода погрешности 9. Блок выбора минимального кода погрешности 9 производит логическую операцию сравнения и из определенного количества кодовых комбинаций производит выбор самой минимальной кодовой комбинации, фиксируя при этом номер ее поступления. Выход блока регистров погрешности 14 соединен с вторым входом блока выборки погрешности 13. Блок регистров погрешности 14 служит для хранения и передачи кодов погрешностей разрядов ЦАП. Выход блока 13 соединен с четвертым входом блоком логических элементов 11, осуществляющего операции сложения и вычитания кодо953721 6 вых комбинаций. Устройство выборки погрешностей 13 служит для выборки из блока 14 в соответствии с номерами позиций разрядов кодов погрешностей данных разрядов. Первый, второй третий, четвертый, пятый, шестой, седьмой и восьмой выходы блока управления 15 соединены соответственно со вторым входом . регистра 2, с третьим входом цифрового коммута- 10 тора 4, с вторым входом блока развертки кода 3, с вторым входом блока свертки кода 12, с третьим входом блока логических элементов 11, с третьим входом блока выборки погреш- 15 ности 13, с вторым входом блока регистров погрешности 14, с вторым входом блока выбора минимального кода погрешности 9. Блок управления 15 обеспечивает функционирование устройства. ЦАП работает в двух режимах: режиме метрологического контроля линейности выходной характеристики и режиме непосредственного преобраэо- 25 вания входного цифрового кода в аналоговую величину. ,В режиме метрологического контроля линейности выходной характеристики участвуют все блоки предлагаемого устройства за исключением блока 9, а в режиме непосредственного преобразования не участвует в формировании сигнала на выходе 8 блок выделения разности 10. В процессе метрологического контроля линейности выходной характеристики производится определение величин отклонений весов разрядов от требуемых величин и их регистрация. К кодам с иррациональными основаниями относятся р-коды Фибоначчи и коды "золотой" P-пропорции. В коде "золотой" р-пропорции любое действительное число Z может быть представлено в виде 30 е С1Е О р е=S5 где а — двоичная цифра; и — вес 1-го разряда; параметр кода (О, 1, 2, 3, Чтобы опреДелить вес 1-го разряда для различных параметров кода необходимо решить уравнение х " -х Р-1=0 (2) которое является характеристическим уравнением полинома (1). Отношение соседних р-чисел Фибиначчи для больших номеров также приближается к oC Характерной особенностью данных кодов является неоднозначность представления цифровой информации, т.е. одному результирующему числу может ставиться в соответствии определенное количество разных кодовых комбинаций. Для р-кодов существует единственная минимальная форма представления цифровой величины, т.е. после каждой значащей единицы в кодовой комбинации следует не менее р-нулей. Переход от минимальной формы к номинальной осуществляется с помощью операции развертки кода, которая заключается в замене единицы в 1-м разряде на единицы в (t-1)-и и (1-р-1)-и разрядах. Операция свертки является обратной операции развертки. Данные операции не изменяют резул.-трующего значения эквивалента, представляемого кодовой комбинацией, а изменяют лишь форму представления самой кодовой комбинации. В этом и заключается неоднозначность представления цифровой информации в дан" ных кодах. D режиме ме":;.ологического контроля путем уравнов шивания i-го поверяемо" ro разряда группой более младших разрядов при условии, что (Р 1) младших разрядов удовлетворяет своим техническим требованиям, наг влияет" ся формирование кода погрешности 1-го поверяемого разряда. Данный код погрешности фиксируется на втором выходе 16 ЦАП. Затеи по команде блока управления 15 происходит запись кода погрешности i-го поверяемого разряда в блок регис rpoe погрешности 14, номер которого соответствует позиции данного разряда в ЦАП. формирование кода погрешности (!+1)-го разряде: выполняется аналогично путем уравновешивания данного разряда группой более младших разрядов. Полученный код погрешности формируется на втором выходе 16 ЦАП. Если в полученной кодовой комбинации уравно" вешивающей есть разряды уже имеющие коды погрешности, храняющиеся в блоке регистров погрешности 15, то в блоке 13 выполняется поочередная выборка данных кодов погрешностей, начиная со старших номеров. Данные коды погрешностей через блок 13 поступают на четвертый вход блока логических элементов 11. 953721 Для определения величины кода погрешности (i+1)-го разряда необходимо сложить коды погрешностей более младщих разрядов, которые сформировали уравновешивающую кодовую комбинацию для данного разряда. Рассмотрим на примере. Возьмем две кодовые комбинации 1+1 i !-1 i-2 i-3 -4 i-5,,i è N;, 1 0 0 0 0 0 0 0 N(-=0 1 0 1 1 0 0 ..., 1 Основным математическим соотношением при уравновешивании (i-1)-ro разряда поверяемого является выражение вида N Ä,„=N, (3) (это уравнение характерно для идеального случая) где N „, — кодовая комбинация, содержащая только одну едини . цу в (i 1)-м разряде; N - кодовая комбинация, урав1 новешивающая (1 1) -й разряд. Если в резистивном делителе напряжения имеет место погрешность, то справедливо условие следующего вида н N;q„< d N((=N) „ай (4) )=1 где Ь й„+„- погрешность (ill )-го разряда; Х.й и — суммарная погрешность Ч уравновешивающих разрядов. Из выражения (4) определим погрешность (i41)-ro разряда ЦАП а и;. =.е d И9 (5) =1 Таким образом, на основании выражения (5) видим, что для определения погрешности (1+1)-го разряда необходимо выполнить суммирование поГрешностей в блоке логических элементов 11 с учетом их знаков. Определение, вычисление и занесение кодов погрешности поверяемых старших разрядов выполняется аналогично. После того, как будет зафиксирован код погрешности старшего значащего разряда цифро-аналогового преобразователя, процесс метрологического контроля заканчивается. Неоднозначность представления цифровой информации в предлагаемом устройстве позволяет получить фиксированное множество кодовых комбинаций, результирующие погрешности которых имеют различные значения и знаки. С помощью операций развертки можем ,останавливаться на кодовой комбинации, имеющей минимальную погрешность коэффициента деления. Данное свойство положено в основу повышения точности преобразования код-аналог. В режиме преобразования, входная кодовая комбинация через вход 1 цифро-аналогового преобразователя посту10 пает на первый вход регистра 2. С выхода регистра 2 данная кодовая комбинация поступает на первый вход блог. ка развертки кода 3, а затем с его выхода поступает на первый вход бло15 ка выборки погрешностей 13. По команде блока управления 15 в блок регистров погрешности 14 и в блок ll поступают управляющие сигналы. В результате этого из блока регистров погрешив ности 14 через блок выборки погрешности 13 на четвертый вход блока логических элементов 11 поступают в определенной очередности коды погрешностей разрядов, участвующих в дан25 ной кодовой комбинации. После выполнения арифметической операции сложения кодов погрешности исходной кодовой комбинации в блоке 11, на втором выходе 16 цифро-аналогового преобразв зователя будет сформирован код погрешности исходной кодовой комбинации. Данный код погрешности поступает на первый вход блока 9, а также регистрируется его номер поступления. По команде блока управления 15 в блоке развертки кода 3 выполняется первый такт операции развертки. Данная кодовая комбинация поступает на первый вход блока выборки погрешности 13, осуществляющего выборку соответствующих кодов погрешности из блока регистров погрешностей 14. С выхода блока выборки погрешностей 13 данные коды погрешностей поступают на вход блока 11. Блок 11 выполняет сложение данных кодов погрешностей и на втором выходе 16 цифро-аналогового преобразователя формируется код погрешности исходной кодовой комбинации после выполнения первого 50 такта операции развертки. Данный код погрешности фиксируется в блоке 9 со следующим своим номером. Аналогичным образом выполняются последующие такты операций развертки, и при этом в блоке 9 фиксируются коды погрешностей на данных кодовых комбинациях. По команде блока управления 15 5в блоке 9 выбора минимального кода погрешности осуществляется определение минимального кода погрешности, при этом также определяется номер такта развертки исходной кодовой комбинации. По управляющему сигналу блока управления 15 в блок 12 свертки кода выполняется операция свертки кода до кодовой комбинации, имеющей минимальную погрешность. Количество тактов свертки развернутой кодовой комбинации исходной определяется управляющим сигналом от блока 9 выбора минимального кода погрешности по фиксированному номеру минимального кода погрешности. С выхода блока 12 сформированная кодовая комбинация с минимальной погрешностью через цифровой коммутатор 4 поступает на управляющие входы блока ключевых элементов 5, которые осуществляют подключение от блока эталонных величин б через информационные входы блока ключевых элементов 5 к входу устройства 7 суммирования эталонных величин аналоговые величины. В результате этого на первом выходе 8 ЦАП будет сформирован результирующий аналоговый сигнал с минимальной погрешностью. 53721 Формула изобретения Цифро-аналоговый преобразователь по авт. св. и 864548, о т л ич а ю шийся тем, что, с целью повышения точности преобразования, в него введены блок выбора минимального кода погрешности, блок регистров погрешности и блок выборки погрешности, первый вход которого сое10 динен с вторым выходом блока развертки кода, второй вход - с выходом блока регистров погрешности, выход - с четвертым входом блока логических элементов, а третий вход - с шестым 15. выходом блока управления, второй вход которого соединен с выходом блока логических элементов и первыми входами блока регистров погрешности и блока выбора минимального кода 2о погрешности, вторые входы которых подподключены соответственно к седьмому и восьмому выходам блока управления, причем выход блока выбора минимального кода погрешности соединен с тре2s тьим входом блока свертки кода. Источники информации, принятые во внимание при экспертизе Авторское свидетельство СССР 8 864548, кл. Н 03 К 13/02, 17. 12.79. 953721 Составитель А. Симагин Редактор P. Цуцика Техред K.Иыцьо Корректор Г. Решетник Заказ 293 1 Тираж 959 Подписное 8НИИПИ Государственного комитета СССР по делам изобретений и открытий 113035 Иосква, Ж-35, Раушская наб., д, 4/5 Филиал ППП Патент", r. Ужгород, ул. Проектная, 
