Устройство для адаптивной цифровой фильтрации

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик рч955513 (61) Дополнительное к авт. свид-ву— (22) Заявлено 1404.80 .(21) 2950292/18-24 с присоединением заявки ¹â€” (23) Приоритет—

Опубликовано 300882 Бюллетень ¹ 32 (51)М Кп з

Н 03 Н 21/00

Государственный комитет

СССР по делам изобретений и открытий (53) УДК681. 32 (088.8) Дата опубликования описания 300882 (72) Автор изобретения

В.Н. ПоПов (71) Заявитель (54) УСТРОЙСТВО ДЛЯ АДАПТИВНОЙ ЦИФРОВОЙ

ФИЛЬТРАЦИИ устройство относится к систеЖиа обработки случайных процессов и может быть использовано в системах. диагностики технического состояния подвижных динамических объектов.

Известно устройство для цифровой фильтрации (1) .

Недостатками известного устройства являются низкое быстродействие и большое количество оборудования.

Известно также устройство для цифровой фильтрации, содержащее входной регистр, (2n+2) блока умножения, блок формирования эталонного сигнала, первый накапливающий сумматор, два блока памяти, сумматор, п квадраторов, второй накапливающий сумматор и усилитель (2) .

Однако устройство обеспечивает недостаточное быстродействие, т.е. сходимость весовых коэффициентов к оптимальным значениям даже для устройства, реализующего метод самонастройки Ньютона-Рафсона, невелика.

Особенно это заметно при обработке высокочастотных сигналов, когда значительно возрастает ошибка запаздывания в сложений за изменением весовых коэффициентов.

Цель изобретения — повышение быстродействия.

Поставленная цель достигается тем, что в устройство для адаптивной цифровой фильтрации, содержащее .в квадраторов, первый регистр, (2m+2) умножителей, блок формирования эталонного сигнала,. первый и второй накапливающие сумматоры, два блока памяти, сумматор, усилитель, причем выход k-го (k=1,m) квадратора соединен с первым входом сумматора, выход которого подключен к первому входу (2m+1)-го умножителя, выход которого, соединен с первым входом k-го (k=m,2m) умножителя, выходы первого блока памяти подключены к первому входы k-го (k=1,m) умножителя, выход которого соединен с k-м входом первого накапливающего сумматора, выход которого соединен с вторым входом сумматора и является выходом устройства, выход второго блока памяти соединен с первым входом (2m+2)-ro умножителя, выход k-ro квадратора подключен к

k-. ó входу второго йакапливающего сумматора, выход которого соединен с входом усилителя, выход которого подключен к второму входу (2m+1)-го

955513

15 умножителя, введены второй регистр, (2m+1 ) элемент И, генератор импульсов, счетчик и блок управления, k-ый выход (k=1,m) первого регистра подключен к первому входу k-го (k=1,m) элемента И, второй выход которого соединен с первым выходом блока управления, k-ый (k= Г,m) выход второго регистра подключен к первому входу k-ro (k=m,2m) элемента И, второй вход которого соединен с 10 вторым выходом блока управления, выходы k-го и (k+m) ãî (k=1 я) элементов И соединены с вторыми входами k-го и (k+m)-го усилителей,k-ым входом формирователя эталонного сигнала и входом k-го квадратора, k-ый выход регистра соединен с первым входом первого регистра, (в+1)-ый выход которого подключен к первому входу второго регистра, второй вход которого соединен с выходом счетчика, первый вход которого подключен к выходу генератора импульсов, вход которого соединен с вторым выходом блока упРавления, первый вход которого соединен с первым входом{2пя-1)-го элемента И . и является входом устройства, второй вход первого регистра.соединен с выходом (2m+1)-ro элемента И, второй вход которого соединен с первым выходом блока сравнения, второй вход которого соединен с первым входом первого блока памяти, k-ый выход которого соединен с

{k+2)-ым входом блока управления. поставленная цель достигается так-35 же тем, что блок управления содержит m квадраторов, сумматор, накапливающий сумматор, два счетчика, нелинейный усилитель, умножитель, узел сравнения, элемент И и два уз- 40 ла памяти, первые входы которых являются соответственно первым и вто-. рым входами блока, выход первого узла памяти является первым входом блока, выход второго узла памяти 4 соединен с первым входом элемента И, выход которого является вторым выходом блока, выход k-го квадратора соединен с k-ым входом накапливающего сумматора, выход которого соединен с первым входом первого счетчика и входом нелинейного усилителя, выход которого подключен к первому входу второго счетчика, выход которрго соединен с первым входом умножйтеля, выход которого подключен к входу узла сравнения, первый выход которого соединен с вторыми входами первого и второго узлов памяти, входом сброса накапливающего сумматора и вторым входом второго и перво- 60 го счетчиков, выходы первого счетчика соединены с входами сумматора, выход которого подключен к второму входу умножителя, второй выход узла сравнения соединен с вторым входом элемента И, вход k-ro saaapazopa является (k-+2)-ым входом блока.

На фиг. 1 изображена схема устройства; на фиг. 2 — то же, блок управления.

Устройство содержит первый и второй регистры 1, элементы И 2, блок 3 управления, блок .4 формирования эталонного сигнала, умножители 5, квадраторы б, первый и второй блоки 7 памяти, первый и второй накапливающие сумматоры 8, сумматор 9 на два входа и один выход, усилитель

10, генератор 11 импульсов, счетчик 12.

Блок управления содержит узлы

13 памяти, элемент И 14, узел 15 сравнения, квадраторы 16, накапливающий сумматор 17, счетчики 18, нелинейный усилитель 19, умножитель 20, сумматор 21.

Устройство фильтрации работает следующим образом.

Выборки случайного сигнала поступают на вход первого регистра 1 через элемент И 2 и на вход блока

3 управления. Блок 3 управления вырабатывает сигнал С<, который открывает соответствующие элементы И 2. Сигналы с выходов первого регистра 1 поступают на и первых входов эЛементов И 2, на вторые входы которых поступают сигнал С . С выходов элементов И 2 сигналы поступают на первые входы 2п умножителей

5, и входов блока 4 формирования эталонного сигнала и входы n квадраторов б. На вторые входы первых умножителей 5 поступают сигналы с и выходов блока 7 памяти, в котором записаны начальные значения весо-, вых коэффициентов (или значения, полученные на предыдущем шаге адаптации), Сигналы с выходов п первых . умножителей 5 поступают на и входов первого накапливающего сумматора 8.

С выхода первого накапливающего сумматора 8 выходной сигнал фильтра поступает на первый вход сумматора 9, на второй вход которого поступает эталонный сигнал с блока 4 формирования эталонного сигнала. Выход .сумматора 9 соединен с первым входом (2п+1)-го умножителя 5. Сигналы с выходов квадраторов 6 поступают на вход второго накапливающего сумматора 8. Сигнал с выхода второго накапливающего сумматора 8 поступает через усилитель 10 на первый вход (2n+2)-ro умножителя, на второй вход которого поступает сигнал .с второго блока 7 памяти. Выход (2n+2)-го умножителя 5 соединен вторым входом (2n+1)-го умножителя

5, Выход (2n+!)-го умножителя 5 соединен с вторыми входами вторых и умножителей 5. Сигналы с выходов и умножителей 5, которые соединены

955>13 с и входами первого блока 7 памяти, представляют собой уточняющие величины весовых коэффициентов. Сигнал с выхода одного из умножителей 5 поступает на второй вход блока 3 управления, который формирует сигнал

С2 и прекращает действие сигнала С .

Сигнал С запускает генератор

11 импульсов, а отсутствие сигнала

С не позволяет поступать на вход первого регистра следующим выборкам 10 входного сигнала. Сигналы с выхода генератора 11 импульсов поступают в счетчик 12. Задержка счетчика 12 определяется временем на вычисление уточненного значения весовых коэф- 15 фициентов. Сигналы с выхода счетчика 12 поступают на второй вход первого регистра 1, вытесняя сигналы, записанные в нем, во второй регистр 1.

Сигналы с выхода второго регистра 1 рО через элементы И 2, открытые по сигналу С, поступают на входы блока 4 формирования эталонного сигнала, 2п входов умножителей 5 и входы квадраторов 6. Цикл уточнения весовых коэффИциентов повторяется.

Уточнение продолжается до тех пор, пока все значения выборок входного сигнала не будут переписаны во второй регистр 1. В этом случае счетчик 12 формирует сигнал сброса, который "сбрасывает" счетчик 12 и второй регистр 1. Уточнение повторя,ется. Процесс, уточнения продолжается до тех пор, пока не будет соблюдаться условие

W(fi1) — W(E) с Е где W (3+1) — значения весовых коэф- 4О фициентов на 1+1 шаге уточнения.

В этом случае значения весовых коэффициентов с и выходов первого блока 7 памяти поступают на и входов блока 3 управления. Блок 3 уп- 45 равления при выполнении условия прекращает действие сигнала С и формирует сигнал С . На вход первого регистра 1 поступает новая выборка входного сигнала.

Эффективность предлагаемого устройства заключается в том, что в результате введения второго регистра, (2n+1)-го логического элемента и, блока 3 управления, счетчика, генератора импульсов появляется возможность уточнять весовые коэффициенты на каждом шаге адаптации, причем уточнение можно производить или заданное число раз, или до тех пор, пока не будет выполнено условие (1).

Это позволяет значительно уменьшить ошибку определения весовых коэффициентов из-за запаздывания при обработке нестационарных высокочастотных сигналов, заданных единичными реа- 65 лизациями, при априорно неизвестных статистических характеристиках сигналов и помех.

Формула изобретения

1; Устройство для адаптивной цифровой фильтрации, содержащее m квадраторов, первый регистр,(2а+2) умножителей, блок формирования эталонного сигнала, первый и второй накапливающие сумматоры,два блока памяти, сумматор, усилитель, причем выход k-ro (k=1,m) квадратора соединен с первым входом сумматора, выход которого подключен к первому входу (2m+1)-го умножителя,. выход которого соединен с первым входом k-го (k=m m) умножителя, выходы первого блока памяти подключены к первому входу k-ro (k=1,m) умножителя, выход которого соедяненс k-м входом первого накапливающего сумматора, выход которого соединен с вторым входом сумматора и является выходом устройства, выход второго блока памяти соединен с первым входом (2m+2)-ro умножителя, выход k-ro квадратора подключен к k-му входу второго накапливающего сумматора, выход которого соединен с входом усилителя, выход которого подключен к второму входу (2m+1)-ro умножителя, о т л и ч а ю— щ е е с я тем, что, с целью повышения быстродействия, в него введены второй регистр, 2m+ 1 элемент И, генератор импульсов, счетчик и блок управления, k-ый выход (k-=l,m) первого регистра подключен к первому въоду

k-ro (k=1,m) элемента И, второй выход которого соединен с первым выходом блока управления, k-ый (k=1,а) выход второго регистра под1ключен к первому входу k-го (k=m 2m) элемента И, второй вход которого сое-. динен с вторым выходом блока управления, выходы k-го и (k+m)-ro (k=1,m) элементов И соединены с вторыми входами k-ro и (k+m)-ro усилителей, k-ым входом формирователя эталонного сигнала и входом k-ro квадратора, k-ый выход регистра соединен с первым входом первого регистра, (m+1)-ый выход которого подключен к первому входу второго регистра, второй вход которого соединен с выходом счетчика, первый вход которого подключен к выходу генератора импульсов, вход которого соединен с вторым выходом блока управления, первый вход которого соединен с первым входом (2m+1)-го элемента И и является входом устройства, второй вход первого регистра соединен с выходом (2m+1)-ro элемента И, второй вход которого соединен с первым выходом блока сравнения, второй вход которого соединен с первым входом

955513 первого блока памяти, k-ый выход которого соединен с (k+2}-ûì входом блока управления.

2. Устройство по п.1, о т л и— .ч а ю щ е е с я тем, что блок управления содержит m квадраторов, сумма- 5 тор, накапливающий сумматор, два счетчика, нелинейный усилитель, умножитель„ узел сравнения, элемент И и два узла памяти, первые входы которых являются соответственно первым 10 и вторым входами блока, выход первого узла памяти является первым входом блока, выход второго узла памяти соединен с первым входом элемента И, выход которого является вторым выходом блока, выход k-го квадратора соединен с k-ым входом накапливающего сумматора, выход которого соединен с первым входом первого счетчика и входом нелинейного усилителя, выход О которого подключен к первому входу второго счетчика, выход которого соедннен с первым входом умножителя, выход которого подключен к входу узла сравнения, первый выход которого соединен с вторыми входами первого и второго узлов памяти, входом сброса накапливающего сумматора и вторым входом. второго и первого счетчиков, выходы первого счетчика соединены с входами сумматора, выход которого подключен к второму входу умножителя, второй выход узла сравнения соединен с вторым входом элемента И, вход k-ro квадратора является (k+2)-ым входом блока.

Источники информации, принятые во внимание при экспертизе

1. Рабинер Л., Гоулд Б. Теория и применение цифровой обработки сигналов. М., "Мир", 1978.

2. Авторское свидетельство СССР по заявке М 26 84708/18-24, кл. Н 03 Н 17/04, 1978 (прототип).

955513

Составитель A. Баранов

Редактор А. Огар Техред М.Рейвес Корректор A. Ференц Заказ 6474/76 Тирак 959 Подписное

ВЦИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", .г. Укгород, ул. Проектная, 4