Устройство для управления многофазным импульсным регулятором

 

ОП ИСАНИЕ

ИЗОВРЕТЕ Ы ИЯ

K АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6! ) Дополнительиое N авт. свид-ву (22)»« «o 03.03.81 (2I ) 3251863/24-(У7. с присоединением заявки М (23) Приоритет

Союз Советских

Социалистических

Республик

<щ957411

1 (5! )М. Кл.

Н 02 P l3/l8

9вудврстюныФ «аинтвт

СССР йе двлзи нзовретвннй н атхрытнй (53) УДК 621/316. .935 (088.8) Опубликовано 07.09.82. Бюллетень ph 33

Дата опубликования описания 09.09 8 > (54) УСТРОЙСТВО ЙЛЯ УПРАВЛЕНИЯ МНОГОФАЗНЫМ

ИМПУЛЬСНЫМ РЕГУЛЯТОРОМ!

Изобретение относится к преобразова- тельной технике я может быть использьвано в устройствах для управления пре- образователя ми напряжения, а также во вторичных источниках питания электро. н радиоаппаратуры.

Известны устройства для управления многофазными стабилизаторами, содержащие генератор тактовых импульсов, делитель частоты, распределитель тактовых. импульсов, измерительный орган с усилителем сигнала рассогласования и широтно-импульсные модуляторы по числу преобразовательных ячеек (lj .

Недостатком известных устройств яв ляется невысокая надежность, обусловленная увеличением уровня пульсаций, напряжения на выходе стабилизатора при отказе одной из ячеек.

Наиболее близким к предлагаемому является устройство для управления ьиюо" гофазным импульсным регулятором, содержащее широтно-импульсные модулятс ры по числу ячеек, выход каждого из ко2 торых подсоединен через соответствующую преобразовательную ячейку ко входу канального. датчика работоспособности и входы соединены соответственно с выходом измерительного элемента, подсоединенного своим входом к выходам пре образовательных ячеек н с выходами 0—. триггеров распределителя импульсов, первые входы которых подсоединены через делитель частоты к выходу генератора тактовых импульсов, и блок логики $2) .

Недостатком известного устройства является невысокая надежность, обусловленная ухудшением стабильности выходного напряжения в случае отказа двух и более преобразовательных ячеек.

Цель изобретения — повьнпение падеж ности устройства.

Поставленная цель достигается тем, что s устройстве блок логики выполнен на основе 6 ячеек переключения, каждая

ah которых содержит элемент ИЛИ, два элемента И и элемент НЕ, причем входы элемента ИЛИ подсоединены соответствеино к выходу второго элемента И предыдушей ячейки переключения и к выходу предыдущего З триггера, выход элемента ИЛИ соединен с первыми входами первого и второго элементов И соответствуюшей ячейки переключения, вторые входы первого и второго элементов И под соединены к выходу канального датчика работоспособности„причем вход первого элемента И непосредственно и второго элемента И через элемент НЕ, а выходы первого и второго элементов И соединены соответственно со вторым входом соответствуюшего D -триггера и первым входом элемента ИЛИ последуюшей ячейки переключения.

На чертеже приведена принципиальная электрическая схема устройства для управления многофазным импульсным регулятором.

Устройство для управления стабилизатором из четырех преобразовательных ячеек 1 — 4 содержит генератор 5 тактовых импульсов, делитель 6 частоты, распределитель 7 тактовых импульсов с чет уама выходами на основе кольцевой сдвигающей схемы, содержащей Д триггеры 8 — 11, блок 12 логики, со-. держаший четыре ячейки 13 — 16 пере ключения. Каждая ячейка переключения содержит элемент ИЛИ 17 (18 — 20), элемент НЕ 21 (22 — 24) и два элемента И, первый 25 (26 - 28) и второй — 29 (30 — 32) соответственно.

Устройство включает также четыре датчика 33 — 36 работоспособности, измерительный орган с усилителем 37 car нала рассогласования и четыре широтноимпульсных модулятора 38 — 41.

Выход генератора 5 подключен через делитель 6 частоты ко входу распределителя 7. Выходы распределителя подключены к широтно-импульсным модуляторам соответствующих ячеек. Одновременно выход каждого и -го триггера распределителя 7 подключен через один из входов элемента ИЛИ последующей ячейки переключения к одному из входов первого и второго элементов И, другой вход каждого из которых подключен к выходу датчика работоспособности соответствующей ячейки, причем вход первого элемента И подключен непосредствен:.но, а второй - через элемент HF,, Выход первого элемента И соединен со входом триггера соответствующей ячейки, выход второго элемента И соединен с другим входом элемента ИЛИ последующей . ячейки переключения, Работа устройства рассматривается при режиме запуска и работы стабилизатора с исправными ячейками и режиме работы стабилизатора при отказе одной или нескольких преобразовательных ячейках.

В режиме запуска устройство рабо16 тает следуюшим образом.

B исходном состоянии при исправных ячейках выходное напряжение датчиков работоспособности всех ячеек имеет уровень логической единицы, который

15 сохраняется в течение всего времени исправной работы ячейки. Напряжение на входах первых элементов И 25 — 28, соединенных с выходами датчиков непосредственно, равно напряжению логичес20 кой единицы, а. на входах вторых элементов И 29 — 32, соединенных с выходами датчиков через элементы НЕ, равно напряжению логического нуля.

Один из триггеров распределителя 7, например триггер 11 ячейки 4, через установочный вход переводится в состояние единица", при этом напряжение с единичным уровнем поступает через элемент ИЛИ 17 ячейки 13 переключения на вход элементов И 25 и 29 через элемент

И 25 на управляюший вход триггера 8.

Первый тактовйй импульс, поступивший на тактовые входы триггеров 8 — 11, переводит триггер 1 1 в нулевое, а триггер

8 в единичное состояние. На первом выходе распределителя 7 {выходе триггера

8) появляется импульс, поступающий на широтно-импульсный модулятор 38 ячейки 1. Одновременно напряжение с уровнем логической единицы поступает на вход

49 триггера 9 второй ячейки через элемент

ИЛИ 18 и элемент И 26 ячейки 14 переключения.

Через время Т/и на тактовые входы триггеров распределителя 7 поступает второй импульс, который переводит в нулевое состояние триггер 8 и в единичное триггер 9. На втором выходе распределителя появляется импульс напряжения, поступающий на широтно-импульсный мо 0 дулятор 39 второй ячейки. Одновременно появляется напряжение и на управляющем входе триггера 10, поступившее через элемент ИЛИ 19 и элемент И 27 ячейки

15 переключения.

Третий тактовый импульс, постугающи . через время Т/g после второго импульса переводит триггер 9 в нулевое, а триггер

10 в единичное состояние. На третьем в1

11 6

13 переключения на управляющий вход триггера 8. На входе триггера 11 огказавшей ячейки сохраняется напряжение логического нуля. Очередной тактовый импульс, следовательно, переводит в единичное состояние триггер 8 первой ячейки, при этом появляется импульс напряжения на первом выходе распределителя 7. Выходное напряжение триггера 8 поступает на вход триггера 10 ячейки 3. Следующий тактовый импульс переводит в нулевое состояние триггер

8 и в единичное триггер 10.-: Ha третьем выходе распределителя появляется импульс напряжения, при этом импульс единичного напряжения поступает на вход триггера 8, минуя триггер 11 отказавшей ячейки 4. Далее цикл работы устройства при двух отказавших ячейках повторяется.

Таким образом, отказ любой ячейки вызывает отключение соответствующеготриггера распределителя и передачу напряжения с выхода триггера исправной ячейки на управляющий вход триггера следующей за ней работоспособной ячейки, минуя триггеры отказавших ячеек.

Использование изобретения обеспечивает работоспособность стабилизатора .при отказе всех, за исключением двух, преобразовательных ячеек, при этом провалы в выходном напряжении стабилизатора исключаются, что обеспечивает высокую надежность устройства.

5 . SS74 ходе распределителя 7 появляется импульс напряжения. Одновременно через элемент И 28 на вход триггера 11 поступает напряжение с выхода триггера 10.

Очередной, четвертый, импульс переводит триггер 10 в нулевое, а триггер il в единичное состояние. Импульс напряжения появляется на четвертом выходе распределителя 7 и на управляющем входе триггера 8, поступая через элемент ИЛИ

17 и элемент И 25.

Далее весь цикл работы устройства при исправных ячейках повторяется.

В режиме отказа одной или нескольких преобразовательных ячеек устройство ра- 15 ботает следующим образом.

При. отказе одной из преобразователь ных, ячеек, например ячейки 2, датчик 34 работоспособности переводится в нулевое состояние. Напряжение на входе элемен- 20 та И 26 равно напряжению логического нуля, а на входе элемента И 30 — напряжению логической единицы в течение всего времени работы стабилизатора с отказавшей ячейкой. Тогда напряжение 25 с выхода триггера 8 поступает через элемент ИЛИ 18, элемент И 30.ячейки

14 переключения, элемент ИЛИ 19, элемент И 27 на управляющий вход триггера 10. На входе триггера S сохраняет- З0 ся нулевой уровень напряжения. Следовательно, очередной тактовый импульс переводит триггер 8 в нулевое состояние, а в единичное переводится триггер 10, На третьем выходе распределителя 7 появляется импульс напряжения, а затем при поступлении очередных тактовых импульсов — на четвертом и первом Далее цикл работы при отказе одной ячейки повторяется. Таким образом, при отка- 0 зе ячейки 2 соответствующий ей трит гер Sвыводится из работы,,а вместо него подключается следующий по порядку триггер 10.

Отказ еще одной ячейки, например ячейки 4, вызывает переход в нулевое состояние датчика 36. Напряжение на соединенном с датчиком входе элемента И 28 соответствует уровню логическ го нуля, а на соединенном с датчиком через элемент НЕ 24 входе элемента

И 32 - напряжению логической единицы в течение всего времени работы стабилизатора с отказавшей ячейкой 4. При

И этом напряжение с выхода триггера 10 поступает через элемент ИЛИ 20, элемент И 32 ячейки 16 переключения, элемент ИЛИ 17 и элемент И 25 ячейки формула. изобретения

1. Устройство для управления многофазным импульсным регулятором с и параллельно соединенными преобразова»тельными ячейками, содержащее широтноимпульсные модуляторы по числу ячеек, выход каждого из которых подсоединен через соответствующую преобразовательную ячейку к входу канального датчика работоспособности и входы соединены соответственно с выходом измерительного элемента, подсоединенного своим входом к выходам преобразовательных ячеек, и с выходами 0 -триггеров рас пределителя импульсов, первые входы которых подсоединены через делитель, частоты к выходу генератора тактовых импульсов, и блок логики, о т л и ч а— ю щ е е с я тем, что, с целью повышения надежности, в нем блок логики выполнен на основе h ячеек переключе ния, каждая из которых содержит эле-, 7 687411 В мент ИЛИ, два элемента И и элемент НЕ, И соединены соответственно с вторым причем входы элемента ИЛИ подсоединены входом соответствующего D сриггера соответственно к выходу второго элемен и с первым. входом элемента ИЛИ послета И предыдущей ячейки переключения и дующей ячейки переключения. к вьпсоду предыдущего Q . триггера, вы- s ход элемента ИЛИ соединен с первыми . Источники информапии, входами первого и второго элементэв И принятые во внимание при экспертизе соответствукицей ячейки перьключения, 1 юрченко A. И. и др. Многофазный вторые входы первого g второго элемен- импульсный стабилизатор постоянного тов И подсоединены к выходу канально- 30 напряжения. - Сб., "Электронная техника го датчика работоспособности, причем в автоматике", вып. 10. М., 1978, axon первого элемента И непосредственно с. 109, рис. 1. и второго элемента И через элемент НЕ, 2. Авторское свидетельство СССР а выходы первого и второго элементов % 758468, кл. Н 02 р 13/18, 1980.