Микропрограммное устройство управления

 

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВЫДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 08.12.80 (21) 3240695д9 24 с присоединением заявки М (23) Приоритет (51)М. Кл.

G 06 F 9/22

9кударстюпвй квинтет иср ио делая изабретеиий и открытий (53) УДК 681.326 (088.8) Опубликовано 15.09.82. Бюллетень J6 34

Дата опубликования описания 15.09.82 (72) Авторы изобретения

В. С. Харченко, Г. Н. Тимонькин, С. Н. Ткаченко и И. E. Кондратьев

"0 а, t

Ч,- 1, j (71) Заявитель (S4) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ

Изобретение относится к области вычислительной техники и может быть использовано при построении микропрограммных устройств управления многопроцессорных вычислительных систем н ЦВМ, проектируемых на однотипных . БИС.

Известно микропрограммное устройство управления, содержащее арифметический блок, блоки памяти адресов и микроопераций, счетчик команд, регистры, дешифратор, логические элементы И и ИЛИ f11.

Недостатком указанного устройства являются низкие функциональные возможности, обусловленные тем, что структура устройства не позволяет увеличивать объем реализуемых программ путем введения дополнительных однотипных устройств.

Из известных микропрограммных устройств управления наиболее близким по технической сущности и достигаемому положительному Ффекту является устройство, содержащее арифметический блок, выход которого соединен с ,первым входом первого блока элементов И, вьы рд которого соединен со входом блока

4 . памяти адресов, первый выход которого соединен со входом блока памяти микроопераций, выход которого соединен со входом арифметического блока и первыми входами второго и третьего блока элементов И, выход второго блока элементов И через регистр адреса возврата соединен со вторым входом третьего блока элементов И, выход которого соединен с первым входом счетчика команд, выход кото;

10 рого соединен со вторым входом второго блока элементов И и первыми входами группы блоков элементов И,.выходы которой являются

; первыми выходами устройства, а вторые входы соединены с выходами,дешифратора, вход кото15 рого соединен с выходом регистра адреса передачи управления и со входом первого элемента

ИЛИ, выход которого соецинен с инверсным входом четвертого блока элементов И, прямой вход которого соединен со вторым выходом блока памяти адресов, а выход — со вторым . входом счетчика команд, треМий вход которого . соединен с выходом пятого блока элементов И, первый вход которого соединен с выходом, первого элемента ИЛИ, а второй вход — с вы.

3 95908 ходом первого блока элементов ИЛИ, выходы которого являются первыми входами устройства (2).

Недостатком данного устройства является низкое быстродействие. Многопроцессорная система, в которую axon устройство, состоит из однотипных микропрограммных устройств управления, что позволяет более гибко увеличивать вычислительные мощности системы. За счет подключения микропрограммных устройств управления Е можно наращивать математическое обеспечение, т. е. увеличивать число хранимых микропрограмм и программ. Низкое быстродействие многопроцессорной системы обусловлено тем, что нерационально йсполвзуется каЖдое микропрограммное устройство управления. Структура микропрограммного устройства такова, что выполняются все микропрограммы, в том числе и автономные. Автономными будем называть такие микропрограммы, результаты которых не зависят от результатов решений выполнений друтих микропрограмм. После выполнения всех микропрограмм управление передается на аналогичное устройство, а данное микропрограммное устройство управления не функционирует. При реали- зации программы работает только одно устройство, остальные микропрограммные устройства управлейия простаивают. При выполнении микро. программ в данном устройстве, другие микро- программные устройства управления не реализуют автономные микропрограммы, и данное устройство не передает на другие микропрограм; мные устройства управления адреса автономных микропрограмм для их реализации. Этим обуславливается болыпое время простоя устройства и многопроцессорной системы в целом. З5

Цель изобретения — повышение быстродействия устройства.

Поставленная цель достигаетс» тем, что в микропрограммное устройство управления, содержащее арифметический блок, выход кото. Ю рого соединен с первым входом первого блока элементов И, выход которого соединен с адресным входом блока памяти адресов, первый выход которого соединен с «дресным входом блока памяти микроопераций, выход которого. 45 соединен со входом арифметического блока и первыми входами второго и третьего блоков элементов И, выход второго блока элементов

И через регистр адреса возврата соединен со вторым входом третьего блока элементов И, 50 выход которого соединен с информационным входом счетчика команд, выход которого соединен со вторым входом второго блока элементов И и первыми входами блоков элемен- тов И группы, вторые входы которых подклю- 55 чены к выходам дешифратора соответственно, выходы блоков элементов И группы являются информационными выходами устройства, вход о 4 дешифратора соединен с выходом регистра адреса передачи управления, выходы дешифратора подключены к входам первого элемента

ИЛИ, выход которого соединен с инверсным входом четвертого блока элементов И, прямой вход которого соединен со вторым выходом блока памяти адресов, а выход четвертого блока элементов И подключен к второму информационному входу счетчика команд, третий информационный вход которого соединен с выходом пятого блока элементов И, первый вход которого соединен с выходом первого элемента

ИЛИ, второй вход — с выходом первого блока элементов ИЛИ, входы которого подключены к первым адресным входам устройства, дополнительно введены второй и третий блоки элементов ИЛИ, регистр автономных микропрограмм, буферный регистр, шесть блоков элементов И, второй элемент ИЛИ, два элемента задержки, элемент НЕ, причем выход второго блока элементов ИЛИ соединен с вторым входом первого блока элементов И, первый вход второго блока элементов ИЛИ соединен с выходом счетчика команд, второй вход — с выходом регистра автономных микропрограмм, установочный вход которого соединен с установочным входом регистра адреса передачи управления, инверсным входом шестого блока элементов И и выходом второго элемента ИЛИ, вход которого соединен с выходом первого блока элементов ИЛИ, выход шестого блока элементов И соединен с первым входом третьего блока элементов ИЛИ, второй вход которого подключен к выходу седьмого блока элементов И, третий вход — к второму адресному вховходу устройства, четвертый вход — к выходу восьмого блока элементов И, выход третьего блока элементов ИЛИ соединен с информационным входом регистра автономных микропрограмм, третий выход блока памяти адресов соединен с первыми входами девятого, десятого и одиннадцатого и вторым входом шестого блоков элементов И, третий вход последнего соединен с выходом первого элемента ИЛИ, четвертый вход шестого блока элементов И соединен с четвертым выходом блока памяти адресов, пятый выход которого соединен с инверсным входом десятого блока элементов И, с первым входом восьмого блока элементов И, с вторым входом одиннадцатого блока элементов И и через последовательно соединенные элемент НЕ и первый элемент задержки — с установочным входом буферного регистра, информационный вход которого подключен к выходу одиннадцатого блока элементов И, выход буферного регистра соединен с вторым входом восьмого блока элементов И, третий вход которого подключен к выходу арифметического блока, шестой выход блока памяти адресов, 959080 э подключен к второму входу девятого блока элементов И, выход которого является адресным выходом устройства, выход десятого блока элементов И соединен с информационным входом регистра адреса передачи управления, выход первого элемента ИЛИ через второй элемент задержки подключен к первому вхо. ду седьмого элемента И, второй вход которого соединен с вторым выходом блока памяти адресов. 10

Сущность изобретения состоит в повышении быстродействия и производительности за счет гибкого распределения выполнения автономных микропрограмм между микропрограммными устройствами управления путем выполнения ав- 1» тономных микропрограмм при передаче управления на другие микропрограммные устройства управления, а также использования Результатов: выполнения автономных микропрограмм другими устройствами.

На чертеже изображена функциональная схема микропрограммного устройства управления.

Устройство содержит блок 1 элементов ИЛИ, блок 2 элементов И, блок 3 памяти адресов с » выходами, блок 4 памяти микроопераций, арифметический блок 5, состоящий из преобразователя кода, сумматора, блока регистров, блок 6 элементов И, блок 7 элементов И; регистр 8 адреса передачи управления„дешифратор 9, элемент ИЛИ 10, элемент 11 задержки, группа

12 блоков элементов И, блок 13 элементов И, буферный регистр 14, блок 15 элементов И, блок 16 элементов И, блок 17 элементов И, блок 18.элементов ИЛИ, регистр 19 автономных микропрограмм, элемент НЕ 2g, блок 21 . элементов И, элемент 22 задержки, элемент

ИЛИ 23, блок 24 элементов ИЛИ, блок 25 элементов И, счетчик 26 команд, блок 27 эле. ментов И, регистр 28 адреса возврата, блок

29 элементов И.

Устройство работает в трех режимах:

„режиме выполнения микропрограммы (T); ре киме выполнения автономной микропрограммы (11); режиме передачи адреса автономной микропрограммы на другое микропрограммное » устройство управления (П1) .

Т режим. Счетчик 26 команд своим кодом выбирает через блок Т элементов ИЛИ и блок

2 элементов И определенные горизонтальные ипшы блокаЗ памяти адресов. Выбранная шина.50 блока 3 памяти адресов выдает микрокоманду.

Эта микрокоманда разбита на 6 частей; адрес операционной микрокоманды поступает в блок

4 памяти микроопераций; адрес следующей микрокоманды поступает на счетчик 26 команд»» для выбора следующей микрокоманды; код выбора поступает в регистр 8 адреса передачи управления;

Метки последней микрокоманды перед переходом к,другому устройству управления, перехода к другому устройству управления, окончания автономной микропрограммы управляют работой во втором и третьем режимах. Операционные микрокоманды поступают из блока

4 памяти микроопераций в арифметический блок 5.

В арифметическом блоке обрабатывается

:, и анализируется вся информация. Условия анализа передаются через блок 2 элементов И в блок 3 памяти адресов. По условию анализа осуществляется условный переход счетчика 26 команд на новый адрес. В другом случае осуществляется безусловный переход по адресу.

Условные переходы в микропрограммном устройстве управления осуществляются с помощью анализа информации, которая преобразуется в арифметическом блоке 5. Эти условия передают:ся в блок 3 памяти адресов, из которого выбирается новый адрес в счетчике 26.команд через блок 25 элементов И, если код регистра 8 адреса передачи управления содержит нули. Этот код воздействует на блок 25 элементов И через злемент ИЛИ 10. Безусловные переходы в устройстве управления осуществляются аналогично за исключением того, что условия анализа не передаются в блок 3 памяти адресов и не влияют на выбор адреса. Для выхода на микропрограмму в микропрограммном устройстве, управления используется регистр 28 адреса возврата, в который записываются адреса со счетчика 26 команд через блок 27 элементов И и там хранятся, пока не будет выполнен возврат их микропрограмм. Этот адрес с регистра 28 адреса возврата пересылается.чадре блок 29 элементов

И в счетчик 26 команд для продолжения выполнения основнои микропрограммы. Если весь объем блока 3 памяти адресов по количеству микрокоманд задействован, а нужно расширить набор выполняемых программ или микропрограмм (т. е. нарастить математическое обеспече- йие7, so в блоке 3 памяти адресов в определенных шинах прошивается.код выбора микропрограммного устройства Управления, который подается в регистр 8 адреса передачи управления.

По этому коду осуществляется переход.к аналогичному устройству многопроцессорной системы. Если содержимое Регистра 8 равно нулю, то продолжает работать данное устройство управления в соответствии с описанным алгоритмом.

При считывании из блока 3 памяти адресов микрокоманды, предшествующей последней, на третьем выходе блока 3 памяти адресов появляется сигнал, который разрешает запись косвенного адреса автономной микропрограммы через блок

13 элементов И в,:буферный регистр 14. При считывании последней ьаикрокоманды косвенный, адрес автономной микропрограммы переписывамикропрограммные устройства управления аналогичны предлагаемому устройству. Посредством связей этих устройств через группу блоков 12 элементов И и блок 24 элементов ИЛИ можно увеличивать количество и объем программ и микропрограмм.

Формула изобретения

Микропрограммное устройство управления, содержащее арифметический блок, выход которого, соединен с первым входом первого блока элементов И, выход которого соединен с адресным входом блока памяти адресов, первый выход которого соединен с адресным входом блока памяти микроопераций, выход которого соединен с входом арифметического блока и первыми входами второго и третьего блоков элементов И,, выход второго блока элементов И через регистр адреса возврата соединен со вторым входом третьего блока элементов

И, выход которого соединен с первым информационным входом счетчика команд, выход которого соединен со вторым входом второго блока элементов И и первыми входами блоков элементов И группы, вторые входы которых подключены к выходам дешифратора соответственно, выходы блоков элементов И группы являются информационными выходами устройства, вход дешифратора соединен с выходом регистра адреса передачи управле;ия, выходы дешифратора подключены к входам первого элемента ИЛИ, выход которого соединен с инверсным входом четвертого блока элементов

И, прямой вход которого соединен со вторым выходом блока памяти адресов, а выход четвертого блока элементов И подключен к второму информационному входу счетчика команд, третий информационный вход которого соединен с выходом пятого блока элементов И, первый вход которого соединен с выходом первого элемента ИЛИ, второй вход — с выходом нервого блока элементов ИЛИ, входы которого подключены к первым адресным входам устройства, о т л, и ч а ю щ е е с я тем, что, с целью повышения быстродействия, устройство дополнительно содержит второй и третий блоки элементов ИЛИ, регистр автономных микропрограмм, буферный регистр, шесть блоков элементов И, второй элемент ИЛИ, два элемента задержки, элемент НЕ, причем выход второго блока элементов ИЛИ соединен с вторым входом первого блока элементов И, первый вход второго блока элементов ИЛИ соединен с выходом счетчика команд, второй вход — с выходом регистра автономных микропрограмм, установочный вход которого соединен с установочным входом регистра адреса

7 959080 8 ется с буферного регистра 14 через блок 15 элементов И и блок 18 элементов ИЛИ в регистр 19 автономных.микропрограмм. Код выбора с четвертого выхода блока 3 памяти адресов через блок 7 элементов И записывается в регистр 8 адреса передачи управления О, при этом через элемент НЕ 20, элемент 22 задержки устанавливается в нуль буферный регистр 14.

Код выбора далее поступает в дешифратор 9, где преобразуется в сигнал выбора конкретного 16 устройства управления. Сигнал с дешифратора 9 поступает на соответствующий вход группы блоков 12 элементов И и через выбранный блок элементов И адрес со счетчика 26 команд данного микропрограммного устройства управления пере- 1э дается в счетчик команд аналогичного устройства управления. В дальнейшем работает выбранное устройство управления, которое передает на другие аналогичные микропрограммные устройства управления или на данное устройство управлениями адрес через блок 24 элементов ИЛИ и блок 21 элементов И.

Сигнал с выхода элемента ИЛИ 10 поступает на блок 25 элементов И, запрещая установку сче1чика 26 команд в новое состояние и на щ блок 21 элементов И, разрешая запись адреса в счетчик 26 команд с любого другого устройства управления через блок 24 элементов ИЛИ.

При этом устройство переходит в режим выполнения автономных микропрограмм. И

I1 режим. Адрес автономнсй микропрограм-. мы с регистра 19 автономных микропрограмм передается в блок З.памяти адресов и далее выполняется как описано, но функций счетчика

26 команд выполняет регистр 19 автономных микропрограмм, блок 25 элементов И, блок 17 элементов И. При поступлении последней микрокоманды автономной микропрограммы сигнал с шестого выхода блока 3 памяти адресов раз-:, решает запись адреса новой автономной микропрограммы через блок 16 элементов И и блок

18 элементов ИЛИ в регистр 19 с, четвертого выхода блока 3 памяти адресов, если нет сигнала на выходах блока 24 элементов ИЛИ.

Если такой сигнал есть, то через элемент ИЛИ

23- поступает импульс, который устанавливает регистр;8 адреса передачи управления и регистр

19 в нуль. При этом прекращается выполнение автономных микропрограмм и решаются основы микропрограммы.

1И режим. При передаче функций по реше- ® нию автономных микропрограмм на другие микропрограммные устройства управления сигнал на пятом выходе блока 3 памяти адресов разрешает передачу косвенного адреса автономной микропрограммы через блок 6 элементов И >> данного устройства управления, блок. 18 элементов ИЛИ в регистр автономных микропрограмм другого устройства управления. Подключенные

10 элемент НЕ и первый элемент. задержки с установочным входом буферного регистра, информационный вход которого подключен к выходу одиннадцатого блока элементов И, выход буферного регистра соединен с вторым входом восьмого блока элементов И, третий вход которого подключен к выходу арифметического блока, шестой выход блока памяти адресов подключен к второму входу девятого блока. элементов И,. выход которого является адресным выходом устройства, выход десятого блока элементов И соединен с информационным входом регистра адреса передачи управления, выход первого эле- " мента ИЛИ через второй элемент задержки подключен к первому входу седьмого блока элементов И, второй вход которого соединен с вторым выходом блока памяти адресов.

Источники информации, принятые во внимание при экспертизе

I. Авторское свидетельство СССР У 474806, кл. 6 06 F 15/02, 1974.

2. Авторское свидетельство СССР У 596947, кл. G 08 F 9/22, 1978 (прототип).

9 959080 передачи управления, инверсным входом шесттого блока элементов И и выходом второго элемента ИЛИ, вход которого соединен с выходом первого блока элементов ИЛИ, выход

Ьестого блока элементов И соединен с первым входом третьего блока элементов ИЛИ, второй вход которого подключен к выходу седьмого блока элементов И, третий вход — к второму адресному входу устройства, четвертый вход— к выходу восьмого блока элементов И, выход 1р третьего блока элементов ИЛИ соединен с информационным входом регистра автономных микропрограмм, третий выход блока памяти адресов соединен с первыми входами. девятого, десятого, одиннадцатого и вторым входом шес. 1а того блоков элементов И, третий вход последнега соединен с выходом первого элемента ИЛИ, четвертый вход шестого блока элементов И соединен с четвертым выходом блока памяти адресов, пятый выход которого соединен с нн- яа версным входом десятого блока элементов И, с первым входом восьмого блока элементов И, с вторым входом одиннадцатого блока элементов И и через последовательно соединенные