Цифровой анализатор фазового кепстра

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

Г ъ" фб,ъ I

1, /--.". с ° :Р .=-=-..

cr

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. сеид-ву— (22) Заявлено 04.1130 (21) 3001179/18-21 (51) М. КП. с присоединением заявки И9— (23) Приоритет

G 01 R23/16

Государственный комитет

СССР по делам изобретений н открытий

Опубликовано 2309,82. Бюллетень ¹ 35

Дата опубликования описания 23.09.82 (53) УДК621. 317. .757(088.8) (54) ЦИФРОВОЙ АНАЛИЗАТОР ФАЗОВОГО KEIICTPA

Изобретение относится к цифровым радиотехническим устройствам,позво ляющим повысить разрешение перекрывающихся во времени сигналов и точность измерения относительного вре5 менного сдвига этих сигналов, в частности в радиотехнических установках различного назначения, в которых информация об измеряемом параметре заложена во взаимном временном сдвиге составных частей (элемен+ тарных сигналов ) принимаемого сигнала при практически любом соотношении амплитуд и любой, близкой у всех элементарных сигналов форме, а именно в обзорных импульсных радиолокаторах, импульсных радиовысотамерах для измерения с воздуха толщины земных покровов (толщины льда и других геологических образований ), системах обработки сейсмических данных и теде

Известен цифровой анализатор кепстра, содержащий пепетрумпроцессор мощности или комплексного спектра 113. 25

Указанное устройство сложно и имеет недостаточную точность.

Известен также анализатор, содержащий аналого-цифровой преобразователь (АЦП), основной процессор быст» рого преобразования Фурье, входом подключенный к выходу АЦП,- "вещественный" и нмниыяй" выходы которого подключены ко входам вычислителя квадрата модуля отсчетов спектральной функции, процессор обратного быстрого преобразования Фурье. Выход вычислителя квадрата модуля подключен ко входу блока логарифмирования, а выход блока деления подключен ко входу блока вычисления арктангенса.

К выходу блока вычисления арктангенеа подключен блок развертываний аргумента фазы спектральной функции. Выход блока развертывания соединен со входом блока оценки и исключения линейной фаэовай компоненть) (ЛФК). Выход блока логарифмирования и выход блока оценки и исключения ЛФК подключены каждый к своему входу блока процессора обратного быстрого преобразования Фурье (21.

Недостатком этого устройства явля- ется невозможность обеспечить безсхаибочное развертывание значения аргумента прежде всего в тех точках на оси частот, где модуль спектральной функции равен нулю (этим точкам соответствуют нули Z-преобразования входного сигнала) и вообще тамт

960655 где уровень спектральной функции .ста.новится соизмеримым с, уровнем шумов.

Кроме того, на качество фазового кепстра оказывает влияние степень компенсации линейной компоненты.Необходимость оценивания и компенсации линейной компоненты в аргументе спектральной функции усложняет реализацию аппаратуры анализа фазового, а значит и комплексного кепстрон, и . уменьшает ее быстродействие.

Целью изобретения является увеличение точности измерения относительного времени запаздывания импульсных сигналон произвольной, но одина-. ковой для всех сигналов формы.

Поставленная цель достигается тем,что в цифровой анализатор фазового кепстра, содержащий аналого-цифровой преобразователь (MIII), основной процессор быстрого преобразования

Фурье (БПФ), входом подключенный к выхо ду АЦП,"вещественный"(ныход для отсчетов вещественной части сгектральнбй функции)и"мнимый"(выход для отсчетов мнимой части спектральной функции),выходы которого подключены ко входам вычислителя квадрата модуля отсчетов спектральной функции, процессор обратного быстрого преобразования

Фурье ОБПФ ), введены первый счетчик, первый умножитель, один из выходов которого подключен ко входу основного процессова БПФ, а второй вход — к выходу первого счетчика, вспомогательный процессор БПФ, выход которого подключен к выходу первого умножителя, второй умножитель, один из входов которого;подключен к

"мнимому" выходу основного процессора БПФ, а второй вход — к "мнимому" выходу вспомогательного процессора

БПФ, третий умножитель,.один из нхо. дон которого подключен к ."вещественному" выходу основного процессора

БПФ, а второй вход — к "вещественному" выходу вспомогательного процессора БПФ, сумматор, один вход которого подключен к выходу второго умножителя, а второй вход - к выходу третьего умножителя, первый делитель, входом делимого нодключен к выходу сумматора, а вход делителя к выходу вычислителя квадрата модуля отсчетов спектральной функции, запоминающий блок, вход записи которого подключен к выходу первого делителя, первый ключ, первый вход которого подключен также к выходу первого делителя, второй вход — к выходу считывания запоминающего блока, а выход — ко входу процессора

ОБПФ, второй ключ, выходом подключенный ко входу управления делением первсго делителя, а также ко входу упранления записью, запоминающего блока, логический элемент арифметического сравнения, первый вход которого подключен к выходу вычислителя квадрата модуля отсчетов спектральной функции, а выход — ко входу управления считыванием запоминающе5 го блока, ко входу управления первого и ко входу управления второго ключа, блок формирования кода опорного числа, задающего порог срабатывания элемента сравнения, выход которого под10 ключается ко второму входу логического элемента арифметического сравнения, второй счетчик, второй делитель, вход делимого которого подклю— чен к выходу процессора ОБПФ, а вход делителя — к выходу второго счетчика, блок управления, выходы которого под-. ключены ко входам синхронизации и управления блоков цифрового анализатора фазового кепстра.

На чертеже представлена блок-схема цифрового анализатора фазового кепстра.

Цифровой анализатор фазового кепстра содержит блок 1 АЦП, блок 2 основного процессора БПФ, вычислитель 3 квалрата модуля отсчетов спектральной функции, первый умножитель 4, первый счетчик 5, блок 6 вспомогательного процессора БПФ, второй умножитель 7, третий умножитель 8, сумматор 9, пер-. вый делитель 10, запоминающий блок 11, логический элемент 12 арифметического сравнения, блок 13 формирования кода опорного числа, первый ключ 14, второй ключ 15, блок 16 процессора ОБПФ, второй делитель 17, второй счетчик 18, 35 блок 19 управления.

Вход АЦП является входом цифрового анализатора. Выход второго делителя служит выходом цифрового анализатора.

В цифровом анализаторе для получе4р ния фазового кепстра используется йе аргумент спектральной функции, а его производная, которая вычисляется с помощью блоков 2 — 10. Блоки 11 — 15 служат для ослабления влияния помех

45 в фазовом кепстре, возникающих за счет нулей в спектральной функции,а блоки 16 — 18 осуществляют преобразование производной аргумента спектральной функции,в фазовый кепстр.

Устройство работает следующим образом.

На вход блока 1 АЦП поступает аналоговый сигнал 3(й),который с помощью АЦП преобразуется в цифроной сигнал J(nT) в виде цифрового кода отсчетов входного сигнала, взятых через время Т. В дальнейшем полагаем для простоты Т=1. Сигнал 3(n) подается на общий вход блоков 2 и 4.

С помощью блока 2 вычисляется дискретная спектральная функция S(K),êoòîрая представляется н виде цифрового кода вещественной R < S(К) и мнимой г,„ S(K) части для каждого нсмера и последовательно поступает на вещественный Рн и мнимгйЭ выходы бло.

960655

Формула изобретения

6$ ка 2. Вычислитель 3 .вычисляет квад-, рат модуля для каждого комплексного отсчета спектральной функции (коэффициента Фурье) согласно выражению

Ф (") =" е 5 (К) + 3 (5 (КИОдновременно происходит вычисление вещественной и мнимой частей функции 0.(К) с помощью блоков 4-6.

Блок 4 на своем выходе формирует код произведения п.3{n) для чего, на один из его входов подается код выборок сигнала 3(n), а на другой — код текущего номера отсчетов входного сигнала п ôoðìèðóåüûé счетчиком 5 с помощью тактовых импульсов запуска АЦП, поступающих с одного из выходов блока 19 (выход ц) .

Блок 6 формирует на вещественном выходе код Ке Q(K) а на мнимом выходе - код 3Ш (ф(К)) ..Блоки 7 и 8 умножения сумматора 9 и делителя

10 формируют код отсчетов производной аргумента спектральной функции

S(K) с обратным знаком в соответствии с выражением (8). При этом на выход блока 7 поступает код произведения Зш (ч (К)3.3> (S(K)2,à на выход блока.8 -, соответственно код произведения R (Я(К)1. К Е IS(K)1 . С выхода сумматора 9 код суммы указанных произведений поступает на вход делимого блока 10. На вход делителя блока 10 подается код квадрата модуля отсчетов спектральной функции с выхода блока 3. Блок 10 первого делителя имеет вход управления делением, подключенный к выходу 2-го ключа 15, при поступлении на управляющий вход 2-ro ключа импульсов запрета деления от элемента 12 прекращается прохождение импульсов запуска на вход управления делением блока 10.

Последний прекращает функционировать и на его выход код частотного, т.е. код отсчетов функции arg $5(K)), не поступает. С выхода блока 10 код частного подается с одной стороны на вход запоминающего блока 11 для записи, а с другой через I-й ключ 11 на вход 16 ОБПФ. Блок II запоминает код числа, поступающий с выхода .блока 10, до прихода кода следующего числа, т.е. на время, пока не прекратится поступление импульсов запрета деления на управляющий вход

2-го ключа 15. Блок 11 имеет также вход управления записью, куда подаются те же синхронизирукщие импульсы, что и на вход управления делением в блоке 10 с выхода 2-ro ключа

15. При поступлении импульса запрета деления на управляющий вход 2-го ключа 15 этим же импульсом блок 11 переводится из режима "Запись" в режим "Считывание". При этом на выход блока 11 поступает код последнего числа, появившегося на выходе блока ° .

10 перед началом сигнала запрета деления. Этот код подается на вход блока 16 через 1-й ключ 14 вместо кода с выхода блока 10. Импульсы запрета деления (они же импульсы считывания для блока 11 ) подаются на управляющий вход 1-ого ключа 14, обеспечивая его переключение из состояния, когда соединенными являются 1-ый вход и вы10 ход при отключенном 2-ом входе, в состояние, когда соединяются 2-ой вход с выходом, а 1-й вход отключается. Они формируются логическим элементом 12 сравнения, который вырабаf5 тывает эти импульсы в случае, когда квадрат модуля отсчетов .спектральной функции становится меньше задаваемого схемой 13 в виде кода порргового значения 02.

Блок 16 формирует код отсчетов функции и ф(п) при и = 1, 2,...,N/2 и

Ф(0)=0, который поступает на вещественный выход блока 16 и далее на вход делимого второго делителя 17. На

25 выходе блока 17 формируется код отсчетов фазового кепстра Ф(п) для чего на вход делителя этого блока поступает код текущего номера отсчетов фазового кепстра и с выхода 2-ro

ЗО счетчика 18, кроме п0. При этом следует иметь в виду, что всегда Ф(0 )= О.

Блок 18 управляется тактовыми импульсами, поступающими на управляющий вход блока 18 с одного из выходов блока 19 (выход К).

Использование новых элементов— блоков 3 — 19 выгодно отличает предлагаемый анализатор фазового кепстра от известного, так как позволяет ис4О ключить необходимостыраэвертывания аргумента спектральной функции, оценки и компенсации линейной компоненты в аргументе, и уменьшить тем cRMHM составляющие погрешности, обусловлен45 ные влиянием этих процедур, особенно существенные в том случае, когда спектральная функция исследуемого сигнала имеет нули или сигнал обрабатывается вместе с шумами KcLK внешним, так и

1О внутренними из-за эффектов квантования. Кроме того, исключение укаэанных процедур позволяет увеличить быстродействие аппаратуры анализатора, что расширяет его возможности при работе с быстроповторякщимися периодическими сигналами, например, в радиолокаци" онной и гидролокационной аппаратуре, в высотомерах для измерения толщины земных покровов и т.д.

Цифровой анализатор фазового кепстра, содержащий аналого-цифровой

960655

25 преобразователь, основной процессор быстрого преобразования Фурье, подключенный своим входом к выходу аналого-цифрового преобразователя., a вещественным и мнимым выходами— к входам вычислителя квадрата модуля отсчетов спектральной функции,процессор обратного быстрого преобразования Фурье, о т л и ч а ю щ и йс я тем, что, с целью увеличения точности измерения относительного вре- 10 мени запаздывания импульсных сигналов произвольной, но одинаковой для всех сигналов формы, в него введены первый счетчик, первый умножитель;. один из выходов которого подключен к входу основного процессора быстрого преобраэования Фурье, а второй вход — к выходу первого счетчика, вспомогательный процессор быстрого преобразования Фурье, вход которого подключен к выходу первого умножителя, второй умножитель, один из входов которого подключен к мнимому выходу основного процессора бЫстрого преобразования

Фурье, а второй вход - к мнимому выходу вмпомогательного процессора быстрого преобразования Фурье, третий умножитель, один из входов которого подключен к вещественному выходу основного процессора быстрого преобразования Фурье, а второй вход .к вещественному выходу вспомогательного процессора быстрого преобразования Фурье, сумматор, один вход которого подключен к выходу второго умножителя, а второй вход - к выходу третьего умножителя, первый делитель, входом делимого подключенный к выходу сумматора, а входом делителя — к выходу вычислителя квадрата модуля от-! счетов спектральной. функции, запоминаю- 40 щий блок, входом записи подключенный к выходу первого делителя, первый ключ, первый вход, которого также подключен к выходу первого делителя, второй вход — к выходу считывания запоминающего блока, а выход -,к входу процессора обратного быстрого преобразования Фурье, второй ключ, выходом подключенный к входу управления делением первого делителя, а также к входу управления записью запоминающего блока, логический элемент арифметического сравнения, первым входом подключенный к выходу вычислителя квадрата, модуля отсчетов спектральной функции, а выходом— к входу управления считыванием запо минающего блока, к входу управления первого ключа и к входу управления второго ключа, блок формирования кода опорного числа, выход которого подключен к второму входу логического элемента арифметического сравнения второй счетчик, второй делитель, входом делимого подключенный к выходу процессора обратного быстрого преобразования Фурье, а входом делителя - к выходу второго счетчика, блок управления, выходы которого подключены к входам синхронизации и управления блока анализатора фазового кепстра.

Источники информации, принятые во внимание при экспертизе

1. Чайлдерс Д. и др. Кепстр и его применение при обработке данных.

Обзор .ТИИЭР, т. 65, 1977, 9 10,с.5.—

10, 15-23.

2. Чайлдерс Д. и др. Кепстр и его применение при обработке данных.

Обзор ТИИЭР, т.65, 1977, М 10, с 810, рис. 1.

Составитель М.Катанова

Редактор Н.Пушненкова Техред g<.Коштура ;Корректор Ю.Макаренко

Заказ 7255/.51 Тираж 717 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская иаб., д. 4/5

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4