Цифровой функциональный преобразователь

 

О П И С А Н И Е (960837

ИЗО6РЕТЕН ИЯ

К АВТОРСКОМУ СВИДВТИЗЬСТВУ

Союз Советских

Социалистических

Реслублик (6I ) Дополнительное к авт. свкд-ву (22) Заявлено 18.02.81 (21) 3251906/18-24 с присоединением заявки h3t (23) Приоритет (51)М. Кл.

506 Г 15/31

3Ьоударотвенный квинтет

СССР оо делам нэабретеннй н открытиЯ

Опубликовано 23.09.82. Бюллетень ¹ 35 (53) УДК 681.325 (088,8) Дата опубликования описания 26.09.82 (72) Авторы изобретения

А. С. Трахтенберг и Э. А, Рубчинский

Кишиневский завод счетных машин им. 50 летия (71) Заявитель (54), ЦИФРОВОЙ ФУНКЦИОНАЛЬНЫЙ

П РЕОБРАЗОВАТЕЛЬ

Изобретение относится к автоматике и вычислительной технике, в частности к устройствам кусочно-линейной аппроксимации, и может быть использовано в гибридных вычислительных системах.

Известно устройство для функционального преобразоваиня цифровых сигналов, содержащее реверсивный счетчик, регистр, дешифратор, блок памяти, генератор, элемент И, управляемый делитель частоты и блок вычитания (1) .

Недостатками устройства являются пониженные точность и надежность работы.

Наиболее близким к предлагаемому является устройство для функционального преобразования цифровых сигналов, содержащее реверсивный счетчик, выходы которого являются выходами устройства, и регистр, соединенный информационными входами с шиной ввода аргумента, а выходами - с входами дешифратора, подключенного выходами через блок памяти к первой группе входов блока вычитания кодов, выход обнуления которого соединен

2 с первым входом элемента И, подключенного вторым входом к выходу генератора импульсов, а выходом — к сигнальному входу управляемого делителя частоты, блок вычитания кодов соединен второй

5 группой входов с выходами реверсивного счетчика, выходами кода разности — с управляющими входами управляемого делителя частоты, выходом знака разности— с выходом управления реверсом реверсив1О ного счетчика, а выходом обнуления — с управляющим входом регистра и с входом стробирования управляемого делителя частоты, подключенного выходом к счетному входу реверсивного счетчика Р 21

Недостатком известного устройства является необходимость ограничения крутизны входного сигнала, обусловленная тем, что при превышении определенной

2о крутизны входного сигнала происходит не линейная интерполяция, соответствующая выбранному 1-му интервалу аппроксимации, а линейная, соответствующая разности между значениями кодов, соответствую3 96083 .щих . -й по состоянию реверсивного счетчика и (1 + К)-Й по значению из блока памяти точек (причем К 7 1).

Белью изобретения является расширение класса решаемых задач за счет возможности воспроизведения функциональных зависимостей с произвольной крутизной.

Поставленная цель достигается тем, что в цифровой функциональный преобразователь, содержащий генератор импульсов, р элемент И, управляемый делитель частоты, реверсивный счетчик, блок вычитания, блок памяти, входной регистр и дешифратор, вход которого соединен с выходом входного регистра, информационный вход кото- д рого соединен с входом аргумента преобразователя, управляющий вход входного регистра соединен с выходом обнуления . блока вычитания, первым входом элемента И и входом стробирования управляемого делителя частоты, управляющий вход которого соединен с кодовым выходом блока вычитания, информационный вход и выход которого соединены соответственно с выходом элемента И и счетным входом реверсивного счетчика, выход которого соединен с выходом преобразователя и первым входом блока вычитания, выход генератора импульсов соединен с вторым. входом элемента И, выход знака блока вычитания соединен с входом управления реверсом реверсивного счетчика, дополнительно введены три промежуточных регистра, группа элементов И, группа элементов ИЛИ, группа формирователей импульсов, элемент

ИЛИ, элемент задержки, элемент HE u сумматор, первый вход которого соединен с выходом дешифратора и первыми входами элементов И группы, вторые входы которых подключены к выхсду элемента

НЕ и управляющему входу первого проме40 жуточного регистра, информационный вход которого соединен с выходом блока памяти и информационным входом второго промежуточного регистра, выход и управляющий. вход которого соединены соответственно с установочным входом .реверсивного счетчика и выходом элемента задержки, вход которого соединен с выходом элемента ИЛИ и вторым входом сумматора, входы элемента ИЛИ соединены с выходами формирователей группы, входы которых соединены с выходом разрядов, начиная со второго, входного регистра, выход элемента задержки соединен с входом элемента HE и управляющим входом третьего 5 промежуточного регистра, информационный вход и выход которого соединены соответственно с выходом сумматора и пер7 ф выми входами элементов ИЛИ группы, вторые входы и выходы которых соединены соответственно с выходами элементов

И группы и входом блока памяти, выход первого промежуточного регистра соединен с вторым входом блока вычитания.

На чертеже представлена блок-схема цифрового функционального преобразователя.

Устройство содержит .реверсивный счетчик 1, входной регистр 2, информационный вход 3 входного регистра 2, дешифратор 4, элемент И 5, генератор 6 импульсов, управляемый делитель 7 частоты, блок 8 вычитания, промежуточный регистр 9, выход 10 обнуления блока 8 вычитания, выход 11 знака разности блока Я вычитания, кодовый выход 12 блока 8 вычитания, группу элементов И 13, сумматор 14, промежуточный регистр 15, группу элементов ИЛИ 16, блок 17 памяти, промежуточный регистр 18, группу формирователей 19 импульсов, элемент

ИЛИ 20, элемент 21 задержки и элемент

HE 22.

Устройство работает следующим образом.

В блок 17 памяти заносятся ординаты узловых точек функции преобразования (Ц), причем в первую ячейку заносится нулевой код I (> о), во вторую f(X„) и т. д.

Значения .кодов аргумента, поступающие на входной регистр 2, преобразуются дешифратором 4 в код адреса, по которому в блоке 17 памяти находится код соответствующего значения функции преобразования. С помощью блока 8 вычитания и делителя 7 частоты автоматически устанавливается коэффициент наклона аппроксимирующих отрезков.

Группа формирователей 19 соединена

c (Я вЂ” 1) выходами старших разрядов входного регистра 2 и предназначена для образования одиночных импульсов положительной полярности при изменении кода в любом разряде.

В исходном состоянии реверсивный счетчик 1 и регистры 2, 9, 15 и 18 установлены в ноль, и нулевой код с выхода регистра 2 поступает на входы дешифратора 4. Таким образом, нулевой код из первой ячейки блока 17 памяти поступает через регистр 9 на вход блока 8 вычитания, который вырабатывает разность кодов поступающих с выхода блока 17 памяти и счетчика 1. Передний фронт сигнала сравнения с выхода 10 обнуления блока 8 поступает на управляющий вход регистра 2, разрешая передачу кода сле5 9608 дующего значения аргумента из регистра на дешифратор 4, на первый вход элемента И 5, закрывая его на время установки коэффициента деления, на вход стробирования делителя. 7 частоты, разрешая установку коэффициента.

При малой крутизне входного сигнала на первом участке на выходах регистра 2 изменится только код младшего разряда, и формирователи 19 не выработают им- 10 пульса положительной полярности. В результате регистры 15 и 18 заблокированы сигналом низкого уровня, а на управляющий вход регистра 9 и входы группы элементов И 13 с выхода элемента НЕ

22 поступает разрешаю«ций сигнал высокого уровня. Дешифратор 4 осуществляет выборку адреса соответствующего значения функции f(X„), которое пбступает из блока 17 памяти через регистр 9 на вхо-20 ды блока 8, формирующего разность кодов

Е()(.«) и 1{Хо), поступающую на управляющие входы делителя 7 частоты, в котором устанавливается соответствующий коэффициент деления. После поступления на у вход блока 8 кода значения функции 1 (Х1) на выходе 10 блока 8 вырабатывается задний фронт сигнала сравнения, задержанный на время, необходимое для установки коэффициента деления делителя 7 час- g0 тоты.

По заднему фронту сигнала сравнения открывается элемент И 5, и импульсы с выхода генератора 6 поступают на счетный вход реверсивного счетчика 1. Таким

М образом, происходит линейная ингерполяция функции на выбранном интервале аппроксимации, причем частота импульсов с выхода генератора 6, поступающая на счетчик

1, определяется коэффициентом деления делителя 7. Выходной код счетчика 1 при необходимости может быть преобразован в аналоговый сигнал соответствующим цифро-аналоговым преобразователем.

При совпадении кода счетчика 1 и кода 1(Х1)на выходе 10 обнуления блока 8

15 формируется очередной импульсный сигнал, по которому элемент И 5 закрывается,и выдается разрешение на передачу иэ регистра 2 в дешифратор 4 кода следующего значения аргумента.

При большой крутизне входного сигнала, т. е. при переходе с 1 --го участка аппроксимации к (1 + К)-му (причем К71), поступившее на входы регистра 2 первое значение аргумента через дешифратор 4 по разрешающему высокому уровню на вторых входах группы элементов И 13 осуществляет выборку адреса, соответст37 6 вуюшего значению функции f(X. ), котоA«K рое поступает из блока 17 памяти через регистр 9 на вход блока 8. Кроме .того, на К выходах регистра 2 происходит изменение кода, что приводит к появлению одиночных импульсов на выходах группы формирователей 19, и «ra выходе первого элемента ИЛИ 20 появляется импульс положительной полярн ос ти. П о данному импульсу в сумматоре 14 из кода адреса, поступающего с выхода дешифратора 4, вычитается единица младшего разряда и, таким образом, формируется адрес, соот ветствующий значению функции $(Х;+«« „).

По задержанному на время, необходимое для передачи кода (Х„ „)иэ блока.17 памяти в блок 8, линией 21 задержки положительному импульсу разрешается передача адреса, соответствующего значению функции с сумматора 14, через регистр

15 в блок 17 памяти и запись кода f(g. „„)иэ блока 17 через регистр 18 в счетчик 1.

Таким образом, в блоке 8 формируется разность кодов (Х„ +х) и (Х1 х ), поступающая на управляющие входы делителя 7 и устанавливающая коэффициент деления на данном участке аппроксимации.

По заднему фронту сигнала сравнения с выхода 10 блока 8 элемент И 5 открывается, и начинается линейная интерпо» ляция данного участка функции.

На и оследуюших у час тках апп рокс имации устройство работает аналогично.

При изменении знака крутизны функции в узловых точках разнос ть кодов f (X; ) и ((„„)изменяет знак, и признак знака крутизны с выхода 11 блока 8 управляет реверсом счетчика 1.

Таким образом, предложенное устройс «во по сравнению с известным позволяет расширить класс решаемых задач за счет преобразования функций, начинающихся не с нуля, и функций с произвольной крутизной.

Формула изобретения

Цифровой функциональный преобразователь, содержащий генератор импульов, элемент И, управляемый делитель частоты, реверсивный счетчик, блок вычитания, блок памяти, входной регистр и дешифратор, вход которого соединен с выходом входного регистра, информационный вход которого соединен с входом аргумента преобразователя, управляющий вход входного регистра соединен с выходом обнуИсточники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 684552, кл. 506 F 15/31, 1977.

2. Авторское свидетельство СССР по заявке № 2855014/18-24, кл. Ц06 F 15/31, 18.12.79 (прототип).

96083 ления блока вычитания, первым входом элемента И и входом стробирования управляемого делителя частоты, управляющий вход которого соединен с кодовым выходом блока вычитания, информационный вход и выход которого соединены сс ответственно с выходом элемента И и счетным входом реверсивного счетчика, выход которого соединен с выходом преобразователя и первым входом блока вы 10 читания, выход генератора импульсов соединен с вторым входом элемента И, вы1 ход знака блока вычитания соединен с входом управления реверсом реверсивного счетчика, отличающийся тем, д что, с целью расширения класса решаемых задач за счет возможности воспроизведения функциональных зависимостей с произвольной крутизной, в него введены три промежуточных регистра, группа элементов И, группа элементов ИЛИ, группа формирователей импульсов, элемент ИЛИ, эле« мент задержки, элемент HE и сумматор, первый вход которого соединен с выходом дешифратора и первыми входами элементов ц

И группы, вторые входы которых.подключены к выходу элемента НЕ и управляющему входу первого промежуточного регистра, информационный вход которого соединен с выходом блока памяти и информационным входом второго промежуточного регистра, выход и управляющий вход которого соединены соответственно с установочным входом реверсивного счетчика и выходом элемента задержки, вход которо« го соединен с выходом элемента ИЛИ и вторым входом сумматора, входы элемента ИЛИ соединены с выходами формирователей группы, входы которых соединены с выходом разрядов, начиная со второго, входного регистра, выход элемента задержки соединен с входом элемента HE и управляющим входом третьего промежуточного регистра, информационный вход и выход которого соединены соответственно с выходом сумматора и первыми входами элементов ИЛИ группы, вторые входы и выходы которых соединены соответственно с выходами элементов И группы и входом блока памяти, выход первого промежуточного регистра соединен с вторым входом блока вычитания.

960837

Составитель А, Зорин

Редактор И. Николайчук Техред 3.Палий Корректор М. немчик

Заказ 7285/60 Тираж 73 1 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент, г. Ужгород, ул. Проектная, 4