Датчик разности фаз

 

ОП ИСАНИЕ изов итвния

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистические

Республик . (>» 962817 (61) Дополнительное к авт. свир-ву (22) Заявлено 1 1.06.80 (21) 2937787/1 8-21 (51)M. Кл. .G 01 К 25100 с присоерииением заявки Ю

3ЬеудерствеинмИ комитет

СССР нв делам нзебретеннй н еткрытнй (23) Приоритет (53) УДК 621.317. .77 (088.8) Опубликовано 30.09.82. Бюллетень М 36

Дата опубликования описания 01.10.82 (72) Авторы изобретения

В.Д.Волков, Л.Г.Гольденберг и А.И.Куцовский

Воронежский инженерно-строительный институт

{71) Заявитель (54) ДАТЧИК РАЗНОСТИ ФАЗ

Изобретение относится к. фазоиэмернтельной технике и автоматике и может быть использовано при создании устрой ств синхронно-синфаэного управления электро- и виброприводами, противоава рийной автоматики. энергосистем и т.д., требующих информацию о фазовом сдвиге между двумя периодическими.. сигналами одинаковой частоты.

Известен фаэометр, содержащий два усилителя-ограничителя, два усилителя-1 интегратора с разрядными ключцми в цепях обратных связей и блок фиксации аналогового сигнала, состоятций иэ двух ключей и эапоминаквцего блока 1 .

Недостатком указанного устройства является зависимость напряжения, пропорпионального величине разности фаз, от частоты входных сигналов. Это не цозволяет применять устройство в тех шучаях, когда частота входных сигна лов принципиально должна изменяться, напртмер в системах автоматического управления электро- и виброприводами

2 резонансных объектов, в которых тсзменение частоты необходимо для поиска резонансных режимов.

Известен также датчик разностп фаз, содержащий преобразователь раз кости фаз: во временной интервал, выход которо го через логический элемент соединен с входами ключей, подключенных к входам блоков памяти, нагруженных на элемент

10 ИЛИ, расири* импульсов, б к игналтезации, блок выделения среднего эна» чения и преобразователь опорного напра женин в последовательность импульсов, вход которого соединен с входом устройства, а выход через блок выделения сред него значении подключен к зарядным резистором, которые подключены к входам зарядных ключей, входы растпирителя им пульсов подключены к выходам разряд20 ных ключей, а вход блока сигнализации . подключен к выходу расширитЬля импульсов . Известное устройство вырабатывает на выходе сигнал, прспюрциональный разности фаз двух входных сигналов, причем уровень этого сигнала определяется только разностью фаз и не зависит от частоты входных сигналов (2).

Недостатком известного устройства является низкое быстродействие при формировании независящего от частоты сщ нала, пропорционального разностй фаз входных сигналов. Недостаток обуслов лен тем, что при формировании независящего от частоты сигнала, пропорциональ- 10 ного разности фаз, используется блок выделения среднего значения, содержащий выпрямитель со сглаживающим филь, тром. Б таком устройстве формирование выходного сигнала, пропорционального д среднему значению входного сигнала, осуществляется за время, равное нескольким периодам входного сигнала. Низкое быстродействие ухудшает динамические свойства датчика разности фаз. 20

Цель изобретения - повышение быстродействия датчика.

Поставленная цель достигается тем, что в датчик разности фаз, содержащий преобразователь разности фаз во временной интервал, логический элемент И, первый ключ, блок памяти, второй и третий ключи, выходы которых подключены к входам блока памяти, введены четыре интегратора с разрядными ключами в цепях обратных связей, широтно-импульсный модулятор, логический элемент НЕ, два формирователя импульсов, блок определе ния знака разности фаз и инвертор, причем первый выход преобразователя. разности фаз во временной интервал через пер вый интегратор подключен к первому входу широтно-импульсного модулятора и к второму вкоду блока определения знака разности фаз, второй выход преобразователя разности фаз во временной интервал

40 подключен к первому входу блока определения знака разности фаз, через второй интегратор к-.сигнальному входу первого ключа и через логический элемент HE к второму входу логического элемента И и к управляющему входу первого ключа, выход которого .иереэ третий интегратор подключен к второму входу широтно-импульсного модулятора, выход которого подключен к первому входу логического элемента И, выход которого подключен к входу первого формирователя импульcos к входу четвертого интегратора, выход которого подключен к сигнальному входу второго ключа и через инвертор к сигнальному входу третьего ключа, управляющие входы второго и третьего ключей подключены соответственно к первому

17 ф и второму выходам блока определения знака разности фаэ, третий вход которого подключен к выходу первого формирователя импульсов и через второй формирователь импульсов к управляющим входам первого, второго, третьего и четвертого разрядных ключей.

На фиг. 1 приведена функциональная схема предлагаемого датчика - на фиг. 2апюры напряжений, поясняющие его работу.

Датчик разности фаз содержит преобразователь 1 разности фаз во временной интервал состоящий из первого и второго усилителей-ограничителей 2 и 3 и первого логического алемента ЗАПРЕТ 4, первыи интегратор 5 с первым разрядным ключом 6 в цепи обратной связи второй, третий и четвертый интеграторы

7-9 со вторым, третьим и.четвертым разрядными ключами 10-12 в цепях связей, логический алемент HE 13, первый ключ 14, широтно-импульсный модулятор

15, логический элемент И 16, первый формирователь 17 импульсов, второй формирователь 18 импульсов, блок 19 определения знака разности фаз, состоящий из третьего формирователя 20 импульсов, второго логического алемента ЗАПРЕТ 21, первого, второго и третьего логических алементов 22-24 и триггера 25 с раздельными входами, инвертор 26, второй ключ 27, третий ключ 28 и блок 29 памяти.

На фиг. 2 обозначены напряжения: Д первое входное, U - второе входное, О на втором выходе преобразователя 1 раэ ности фаз во временной интервал (на выходе первого усилителя-ограничителя 2)

Оф - на выходе второго усилителя-ограничителя 3, Uq - на первом выходе преобразователя 1 разности фаэ во временной интервал (на выходе первого логичеокого алемента ЗАПРЕТ 4), U — на выходе первого интегратора 5, (3 - на выходе второго интегратора 7, U — на вы»-. ходе логического алемента НЕ 13, Uq на выходе третьего интегратора 8, О, на выходе широтно-импульсного модулятора 15, Uq — на выходе логического алемента И 16, 0 - на выходе четве того интегратора 9, U — на выходе первого формирователя 17 импульсов, Ц„, на выходе второго формирователя 18 импульсов, U > - на выходе третьего формирователя 20 импульсов, U < - на выхс де первого логического элемента И 22, Ц - на выходе второго логического алемента ЗАПРЕТ 21, Uyg - на первом вы

0 -=u — (- — ) Т

5 962é ходе триггера 25 с раздельными входами, ОЛ - на втором выходе триггера 25 с раз раздельными входами, О о - на первом выходе блока 19 определения знака разности фаз (на выходе второго логического 1 элемента И 23), 0 - на втором выходе блока 19 определейия знака разности фаз (на выходе третьего логического элемента И 24), 0 - на выходе блока 29 памяти. 1О

Датчик разности фаз работает следующим образом.

На входы преобразователя 1 разности фаз во временной интервал поступают пе риодические напряжения Q è U< одина- tS ковой частоты (например, гармонические напряжения), разность фаз между которыми подлежит определению, причем частота напряжений 0л и 0 может изменяться.

Напряжение О л и О,т усилителями- 2й ограничителями 2 и 3 преобразуются в последовательности однополярных импуль сов 0 и 04, частота повторения которых равна частоте напряжений U и 0<

:длительность — половине периода их повто-25 рения, а разность фаз — разности фаз меж ду напряжениями 0л и 0 . Напряжение 0 поступает на первый вход первого логического элемента ЗАПРЕТ 4, на второй (эапрешающий) вход которого поступает щ напряжение 0 . На выходе первого логического.элемента ЗАПРЕТ 4 (на первом выходе преобразователя 1 разности фаз во временной интервал) формируется напряжение 0 в виде последовательности прямоугольных импульсов, длительности которых равны сдвигу Г (фиг. 2) между импульсами 0 и 04

z =9(u9, 40 где - разность фаз между входными напряжениями Ц и (3

Ю вЂ” круговая частота напряжений

u„„H u„, Напряжение 0 поступает на вход первого интегратора 5 с первым разряд к ным ключом 6 в цепи обратной связи. На выходе первого интегратора 5 формируется напряжение 0< уровень которого, достигаемый к концу импульса 0, равен

6 Х 5 05 5ц

0 и, следовательно, пропорционален разнооти фаз и обратно пропорционален круговой частоте М.

Для исключения влияния частоты Цг на измерение разности фаз и обеспечения высокого быстродействия датчика разноо17 6 ти фаз используются второй, третий и четвертый интеграторы 7-9 со вторым, третьим и четвертым разрядными щючами 10-12 в цепях обратных связей, логический элемент HE 13, первый ключ

14, широтно-импульсный модулятор 15, логический элемент И 16, первый и второй формирователи 17 и 18 импульсов.

Напряжение 0> со второго выхода преобразователя 1 разности фаз во временной интервал (c выхода первого уси« лителя-ограничителя 2) поступает на вход второго интегратора 7 со вторым разрядным ключом 10 в цепи обратной связи и на вход элемента HE 13. На выходе второго интегратора 7 формируется напряжение 0 уровень которого, достигаемый к концу,"èìïóëüñà 0, равен т/g

7 с 3 Я. о где Т «длительность периода повторения напряжений Ол и U .

На выходе логического элемента НЕ

13 формируется напряжение Оа в виде последовательности импульсов, длител ность которых равна половине периода повторения напряжений 0л и Ой, à передние фронты совпадают с задними фронтами импульсов U .

Импульс Ug включает первый ключ 14, и налряжение 0 поступает на вход третьего интегратора 8 с третьим разрядным ключом ll в цепи обратной связи, на выходе которого формируется линейно нарастающее напряжение Uy

0 =Уо,at, Î,(t,- «)=и, (Ь-T ),.

Т/ L наклон которого пропорционален периоду

Т повторения напряжений Ол и Ug.

Напряжение 0 поступает на второй вход широтна-имйульсного модулятора 15, на первый вход которого поступает на« пряжение U с выхода первого интегратора 5. На выходе широтш импульсного модулятора 15 формируется напряжение

Ц, в виде последовательности прямоугольных импульсов, задние фронты которых определяются моментами совпадений напряжений 0 s и Ор из уравнения

0 (цъь)+ о.,(т /4)

U Ù 2) 0 2 где К = U /ßλ - постоянный коэффициент, 7 0628» т.е. значения времени появления эадйих фронтов импульсов U < определяются разностью фаз входных напряжений Ц и О

Напряжение О а поступает на первый вход логического элемента И 16, на второй вход которого поступает напряжение

Ug. На выходе логического элемента

И 16 формируется напряжение 0+, в виде последовательности прямоугольных импуль сов, длительность ), которых равна Е0 т.е. определяется только разностью фаз входных напряжений Uq EE Ug и не зависит от частоты последних.

Напряжение 0 поступает на вход четвертого интегратора 9 с четвертым разрядным ключом 12 в цепи обратной связи. На выходе четвертого интегратора 9 формируется напряжение U<<, уровень которого, достигаемый к концу импульса U<<, равен

Г(21Л

0„=Х v„ader омя=о„„н, 25

7 7. т.е. определяется только разностью фаз

: Q входных напряжений U и 0 и не зависит от частоты последних.

Напряжение 0 с выхода логического

30 элемента И 1 6 поступает на вход первого формирователя 1 7 импульсов, на выходе которого формируется напряжение 0<> в виде последовательности прямоугольных импульсов фиксированной длительности, передние фронты которых совпадают с зад, 35 ними фронтами импульсов 0 . Напряжение 0„ поступает на вход второго формирователя 18 импульсов, на выходе ко. торого формируется напряжение 044 в виде последовательности прямоугольных

40 импульсов фиксированной длительности, передние фронты которых совпадают с задними фронтами импульстов U< . Импульсы 0„, поступая на управляющие входы разрядных ключей 6, 10-12, откры45 вают их, что обеспечивает шунтирование. интеграторов 5-9 и подготовку их к работе на следующем периоде.

Таким образом, определение разности фаэ входных напряжений О и 0,2 осуществляется в датчике на каждом периоде их повторения; чем обеспечивается высокое быстродействие датчика при выявлйнии величины раз ности ф&з неэа виси мо от частоты входных сигналов Uq .и

U, Поскольку для нормального функционирования датчика требуется также выявле7 A ние знака разности фаз, для сохранения высокого быстродействия датчика необходимо, чтобы определение знака разности фаз осуществлялось за время, не превышающее период повторения входных напряжений.

А, Работа датчика при разности фаз

Ц 7 О.

Б этом случае напряжение U на выходе первого усилителя-ограничителя 2 (на втором выходе преобразователя 1 разности фаэ во временной интервал) опережает напряжение О4, на выходе Вто» рого усилителя-ограничителя 3. Напряжение 0 поступает на первый вход блока 19 определения знака разности фаэ (на вход третьего формирователя 20 импульсов). На выходе третьего формирователя 20 импульсов формируется напряжение U< < в виде последовательности прямоугольных импульсов фиксированной длительности, передние фронты которых совпадают с передними фронтами импуль сов U . Импупьсы U„< поступают на первые входы второго логического элемента ЗАПРЕТ 21. и первого логического элемента И 22. На второй (запрещающий) вход второго логического элемента 3АПРЕТ 21 и второй вход первого логического элемента И 22 поступают импуль" сы U< с первого выхода преобразователя 1 разности феэ во временной интервал.

На выходе первого элемента И 22 формируется напряжение U

Импульсы О, поступая на второй вход триггера 25 с раздельными входами, устанавливают на его первом выходе нЯтряжение 0. g, отличное от нуля, а на втором выходе напряжение U,E>, равное нулю.

Напряжение U< g поступает на первый вход второго логического элемента

И 23, а напряжение Ц < - на первый вхоп третьегс логического элема Era

И 24, на вторые входы которых поступают импульсы U<> с выхода первого формирователя 17 импульсов. На выходе второго логического элемента И 23 (на первом выходе блока 19 определения знака разности фаз} формируется напряжение Ugо в виде последовательности импульсов прямоугольной формы, перед9 9628 ние фронты которых совпадают с передними фронтами импульсов (/ ., а длительности равны длительностям импульсов

0 На выходе третьего логического элемента И 24 (на втором выходе блока 18,определения знака разности фаз) напряжение О в этом случае равно нулю.

Импульсы U z, поступая на управляющий вход второго ключа 27, подключают 10 к второму входу блока 29 памяти напряжение Ц на время действия импульса

U . Блок 29 памяти фиксирует значс»ние напряжения Ц, которое на интервале действия импульса Uzz определя- 15 ется только разностью фаз Ч входных напряжений 0 и U, и не зависит от частоты последних. На выходе блока 29 памяти формируется аналоговое положи. тельное напряжение U<, пропорциональ- 20 ное разности фаз Ч входных напряжений и„и ОХ.

Если ча следующем периоде повт.орения напряжений U u U. фазовый сдвиг не изменится, то уровень напряжения 0 25 также не изменится. Если же на следующем периоде повторения напряжений 0< и U фазовый сдвиг изменится по величине, то соответственно изменится и уровень напряжения 0 .

Б. Работа датчика при разности фаз ч<0.

В этом случае напряжение Uy на выходе первого усилителя-ограничителя 2 (на втором выходе преобразователя 1 разности фаз во временной интервал) о стает от напряжения 04 на выходе второго усилителя-ограничителя 3.

На выходе первого логического элемента И 22 напряжение 0 становится равным нулю, а на выходе второго логического элемента ЗАПРЕТ 21 напряжение Ц . принимает вид последовательности прямоугольных импульсов, передние фронты которых совпадают с передними фронтами импульсов 0,, а длительности

45 равны длительностям импульсов V qИмпульсы U, поступая на первый вход триггера 25 с раздельными входами, уста» навливают триггер 25 в состояние, при котором напряжение (3 g на его первом выходе обращается в нуль, а напряжение

Цс на втором выходе становится отличным от нуля. Это приводит к тому, что напряжение 0 0 на выходе второго логического элемента И 23 (на первом выходе блока 19 определения знака разности фаз) становится равным нулю, а напряжение Ugq на выходе третьего ло17 1О гического элемента И 24 (на втором выходе блока 19 определения разности фаз) принимает вид последовательности прямоугольных импульсов, передние фронты которых совпадают ..c передними фрон: тами импульсов 0„, а длительности равны длительностям импульсов U

Импульсы („, поступая на управляю- ший вход третьего ключа 28 подключают к первому входу блока 29 памяти инвертированное по знаку инвертором 26 напряжение 0 .

На выходе блока 29 памяти появляется отрицательное напряжение, уровень кото»рого определяется разностью фаэ входных напряжений U< и U ., Таким образом, выявление знака разности фаз осуществляется за время, не превышающее период повторения входных напряжений, причем определение знака разности фаз и определение самой разности фаз осуществляется на одном и том же периоде. Это обеспечивает высокое быстродействие датчика разности фаз.

Благодаря повышению быстродействия датчика разности фаз представляется возможным в несколько раз улучшить динамические показатели систем автоматического управления, в которых может быть использован датчик, и, как следствие, появляется возможность повышения качества регулирования технологических объектов.

Форм ула,из обре те ния

Датчик разности фаэ, содержащий преобразователь разности фаз во временной интервал, логический элемент И, первый ключ, блок памяти, второй и третий ключи, выходы которых подключены к входам блока памяти, о т л и ч а ю ш и и с я тем, что, с целью повышения быстродействия датчика, в него введены четыре и тегратора с разрядными ключами в цепях обратных связей, широтно-импульс» ный модулятор, логический элемент НЕ, два формирователя импульсов, блок определения знака разности фаз и инвертор, причем первый выход преобразователя разности фаз во временной и п ервал через первый интегратор подключен к первому входу широтно-импульсного модулятора и к второму входу блока определения знака разности фаэ, второй выход преобразователя разности фаз во временной интервал подключен к первому входу блока определения знака разности фаэ, через

11 Ì2617 12 второй интегратор к сигнальному входу ды второго и третьего ключей подключепервого ключа и через логический эле- ны соответственно к первому и второму мент HE к второму входу логического выходам блока определения знака разности элемента И и к управляюшему входу фаз, третий вход которого подключен к первого ключа, внход которого через выходу первого формирователя импульсов третий интегратор подключен к второму и через второй формирователь импульсов входу широтно-импульсного модулятора, к управляющим входам первого, второго, выход которого подключен к первому третьего и четвертого разрядных ключей. входу логического элементе И, выход которого подключен к входу первого фор- 1о Источники информапии, мирователя импульсов и к входу четвер- принятые во внимание при экспертизе того интегратора, выход которого под- 1. Авторское свидетельство СССР ключен к сигнальному входу второго l4 569965, кл. G 01 Я 25/00, 1977. ключа и через инвертор к сигнальному 2. Авторское свидетельство СССР входу третьего ключа, управлякхцие axo- >s hh 398884, кл. (Ъ 01 В 25/00, 1973.

le

3 3 3 3 3 3 3

)Д 31 I

3 3

3 33 3 3 33 3 и

< z дщ

01$

ВНИИПИ Заказ. 7500/63 Тираж 717 Поднисное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4