Цифровой регистратор формы импульсных сигналов

 

В. В. Зотов, 6. А. Марков, O.Г, Павттченков и Б. П. Сапрыкин (72) Авторы изобретения (71) Заявитель (54) ЦИФРОВОЙ РЕГИСТРАТОР ФОРМЫ ИМПУЛЬСНЫХ

СИГНАЛОВ

Изобретение относится к электро измерительной технике и может быть использовано для исследования формы однократных и редко повторяющихся импульсных сигналов.

Известен цифровой регистратор формы импульсных сигналов, содержащий последовательно соединенные усилитель, аналого-цифровой преобразователь и буферный регистр, а также генератор тактовых импульсов, выход которого подключен к входу запуска аналого-цифрового преобразователя, блок памяти и счетчик адреса 1).

Недостатком указанного устройства является низкая точность регистрации начальной и быстрых фаз сигналов большой длительности

Наиболее близким к предлагаеможу по технической сущности является циф- М ровой регистратор формы импульсных сигналов, содержащий усилитель, вход которого соединен с шиной исследуемого сигнала, а выхоД - с первым входом аналого-.цифрового преобразователя, второй вход которого подключен к выходу генератора тактовых импульсов, а информационный выход - к информационному входу первого буферного регистра, выход которого связан с информационным входом второго буферного регистра и первым входом блока сравнения кодовых слов, вторым входом соединенного с выходом второго буферного регистра, элемент

ИЛИ, счетчик равных значений, счетчик адреса записи и блок памяти, адресный вход которого подключен к выходу коммутатора, адресов, вход управления режимом - к выходу блока выбора режима, первый информационный вход - и выходу второго буферного регистра,а второй информационный входк выходу счетчика равных значений f23, Недостатком известного устройства является низкая информационная ем3: 96282 кость при фиксированном объеме памяти, обусловленная неполным использованием разрядов блока памяти, предназначенных для записи количества равных значений.

Цель изобретения - повышение информационной емкости при фиксированном объеме памяти.

Поставленная цель достигается тем, что цифровой регистратор формы 1© импульсных сигналов, содержащий усилитель, вход которого соединен с шиной исследуемого сигнала, а выход - с,первым входом аналого-цифрового преобразователя, второй вход 1 которого подключен к выходу генератора тактовых импульсов, а информационный выход - к информационному входу первого буферного регистра, выход которого связан с информационным входом второго буферного регистра и первым входом блока сравнения кодовых слов, вторым входом соединенного с выходом второго буферного регистра, элемент ИЛИ, счетчик равных значений, счетчик адреса записи и блок памяти, снабжен формирователем строба, тремя элементами

И, двумя элементами ИЛИ, триггером управления и коммутатором кодовых слов, выход которого соединен с входом "Данные" блока памяти, первый управляющий вход - с вторым выходом блока сравнения кодовых слов и вторым входом третьего элемента И, второй управляющий вход - с первым выходом блока сравнения кодовых слов и вторыми входами первого и второго элементов И, первый вход данных - с вы" ходом первого буферного регистра, а. второй вход данных - с выходом данных счетчика равных значений, выход

"Переполнение" которого подключен к первому входу первого элемента ИЛИ, вход сброса - к выходу третьего элемента И и вторым входам всех элементов ИЛИ, счетный, вход - к первому входу второго элемента ИЛИ и выходу второго элемента И, первый вход кото- рого связан с первыми входами первого и третьего элементов И и выходом формирователя строба, вход которого соединен с выходом "Конец преобразования" аналого-цифрового преобразователя и управляющими входами "Запись" первого и второго буфер ы ных регистров, причем выход первого элемента ИЛИ связан с входом "Пуск" триггера управления, выход которого

I 4 соединен с третьим входом первого элемента И, а вход "Сброс" - с выходом первого элемента И и первым входом третьего элемента ИЛИ, выход которого подключен к входу счетчика адреса записи, причем выход второго элемента ИЛИ связан с управляющим входом "Запись" блока памяти, вход "Адрес" которого соединен с выходом счетчика адреса записи.

На чертеже показана структурная электрическая схема предлагаемого регистратора.

Устройство состоит иэ усилителя

1, генератора 2 тактовых импульсов, аналого-цифрового преобразователя 3, первого и второго буферных регистров

4 и 5, формирователя 6 строба, блока

7 сравнения кодовых слов, коммутатора 8 кодовых слов, счетчика 9 равных значений, первого, второго и третьего элементов И 10, 11 и 12, первого элемента ИЛИ 13, триггера 14 управления, второго и третьего элементов ИЛИ 1 и 16, счетчика 17 адреса записи и блока 18 памяти.

Устройство работает следующим образом.

Исследуемый сигнал, усиленный усилителем 1, поступает на вход аналогоцифрового преобразователя 3; частота дискретизации которого определяется фиксированной частотой .генератора 2 тактовых импульсов, В исходном состоянии первый и второй буферные регистры 4 и 5, а также счетчик 9 равных значений и счетчик 17 адреса находятся в нулевом (сброшенном) состоянии, а триггер 14 управления - в единичном (по выходу) состоянии. Аналого-цифровой преобразователь 3 формирует на своем выходе и-разрядное параллельное информационное слово.

Импульс с выхода "Конец преобразования" аналого-цифрового преобразователя 3 подается на управляющие входы первого и второго регистров 4 и 5, По этому импульсу содержимое первого регистра 4 переписывается во второй регистр 5, а в первый регистр 4 записывается новое слово с выхода аналого-цифрового преобразователя 3.

8 результате в каждый момент времени первый регистр 4 хранит текущее информационное слово, а второй регистр 5- предыдущее информационное слово. На первом выходе блока 7 сравнения появляется логическая "1" в случае совпадения этих двух слов, а

5 962821 6 на втором выходе - в случае их не- нии, содержимое счетчика 17 адреса совпадения. При. несовпадении логиче- увеличиваться не будет и содержиская "1" с.второго выхода блока 7 мое счетчика 9 равных значений будет сравнения поступает на первый управ- записано в ту же ячейку блока 18 ляющий вход коммутатора 8 и на вто- 5 памяти, в которую было записано прврой вход элемента И 12. Строб с вы- дыдущее содержимое счетчика. хода блока 6 через третий элемент При переполнении счетчика 9 равИ 12 подается на вход сброса счетчи- ных значений сигнал с выхода перека 9 равных значений, и его содержи- полнения через первый элемент ИЛИ 13 мое сбрасывается в,"0", если оно не !О подается на вход "Пуск" триггера было равно "0". Кроме того, строб 14, переводя его в единичное состоячерез третий элемент И 12 и первый ние, в результате чего строб через элемент ИЛИ 13 поступает на вход, первый элемент И 10 и третий эле"Пуск" триггера 14, устанавливая мент ИЛИ 16 поступает на вход счетего в единичное состояние (по вы- !5 чика 17 адреса и увеличивается его ходу), если он был в нулевом состоя- содержимое на единицу. При этом сонин, Одновременно строб проходит че- держимое счетчика 9 равных значений рез третий элемент И 12 и третий начинает записываться в очередную элемент ИЛИ 16 и поступает на вход ячейку блока 18 памяти, а его пресчетчика 17 адреса, увеличивая его K дыдущее значение сохраняется. содержимое на единицу, и это число Таким образом, каждое новое ин(номер ячейки памяти) поступает на формационное слово, полученное с вход "Адрес" блока 18 памяти. выхода АЦП 3, сравнивается с предыКроме того, строб через второй дущим информационным словом и, в элемент ИЛИ !5 поступает на управ- д случае их неравенства, записываетляющий вход блока 18 памяти, в ре- ся в очередную ячейку блока памяти зультате чего содержимое первого с добавлением идентифицирующего разрегистра 4 через коммутатор 8 пос- ряда со значением "0". S случае ра1упает на вход "Данные" блока 18 па- венства последовательно поступающих мяти.и записывается в очередную ячей- Э0 слов подсчитывается их количество ку памяти. При этом в коммутаторе 8 в счетчике Равных значений с поск записываемому информационному сло- ;ледующей записью этого числа в очеву добавляется разряд идентификации редную ячейку блока памяти с добавравный "0". При совпадении содержи- лением идентифицирующего разряда со мого регистров 4 и 5 (с точностью значением "1", Идентифицирующие раздо заданного числа единиц младшего ряды позволяют при выводе информации разряда) коммутатор 8 коммутирует из блока 18 памяти восстановить рена вход "Данные" блока 18 памяти слоо, альную эпюру исследуемого сигнала. во с выхода данных счетчика 9 рав- Устройство обеспечивает возможных значений, добавляя разряд иденти- ность адаптации к скорости измене" фикации равный "1". При этом, если .ния исследуемого сигнала и позволяет триггер 14 находится в единичном сос- регистрировать сигналю, характеризую" тоянии, то строб через первый элемент щиеся большим отновением их длитель" .И 10 и третий элемент ИЛИ 16 пода- ности Т к длительности фронта Сф и ется на выход счетчика 17 адреса, отдельных характерных выбросов. При . 45 увеличивая его содержимое на едини- этом обеспечивается практически полцу, а также на вход сброса триггера ное заполнение памяти регистратора, 14. Затем строб через второй элемент а предельная экономия этой памяти

И 11 поступает на счетный вход счет- (или степень повыаения информациончика 9 равных значений, увеличивая ной емкости Регистраторов при фиксиего содержимое на единицу, и одновре",рованном объеме его памяти) достига„50 менно через второй элемент И 11 и ет при исследовании сигналов с паравторой элемент ИЛИ 15 - на управляю- метрами ---- 10 - !0 величины

% щий вход блока 18 памяти. В результа-, 2" раз. Ф c те в очередную ячейку блока 18 памяти записывается содержимое счетчика 9 равных значений.

Формула изобретения сли триггер 14 к моменту прихода Цифровой регистратоР формы им строба находится в нулевом состоя- пульсных сигналов, содержащий уси7 9628 литель, вход которого соединен с шиной исследуемого сигнала, а выходс первым входом аналого-цифрового преобразователя, второй вход которого подключен к выходу генератора з тактовых импульсов, а информационный выход - к информационному входу

nepaoro буферного регистра, выход которого связан с информационным входом второго буферного регистра и 10 первым входом блока сравнения кодовых слов, вторым входом соединенного с выходом второго буферйого регистра, элемент ИЛИ, счетчик равных значений, счетчик адреса записи и 15 блок памяти,. отличающийся тем, что, с целью повышения информационной емкости при фиксированном объеме памяти, он снабжен формирователем строба, тремя элементами И, 2о двумя элементами ИЛИ, триггером управления и коммутатором кодовых слов, выход которого соединен с входом

"Данные" блока памяти, первый управляющий вход » »с вторым выходом 25 блока сравнения кодовых слов и вторым входом третьего элемента И, вто.рой управляющий вход - с первым выходом блока сравнения кодовых слов и вторыми входами первого и второго рр элементов И, первый вход данных - с выходом первого буферного регистра, а второй вход данных - с выходом данных счетчика равных значений, вы2l 8

",ход "Переполнение" которого подклеен к первому входу первого элемента ИЛИ, вход сброса - к выходу третьего элемента И,и вторым входам всех элементов. ИЛИ, счетный вход - к первому входу второго элемента ИЛИ и выходу второго элемента И, первый вход ко\ торого связан с первыми входами .первого и третьего элементов И и выходом формирователя строба, вход которого соединен с выходом "Конец преобразования" аналого-цифрового преобразователя и управляющими входами "Запись" первого и второго буферных регистров, причем выход первого элемента ИЛИ связан с входом "Пуск" триггера управления, выход которого соединен с третьим входом первого элемента И, а вход "Сброс". — с выходом первого элемента И и первым входом третьего элемента ИЛИ, выход которого подклю чен к входу счетчика адреса записи, причем выход второго элемента ИЛИ связан с управляющим входом "Запись" блока памяти, вход "Адрес" которого соединен с выходом счетчика адреса ! записи.

Источники информации, принятые во внимание при экспертизе

1, Авторское свидетельство СССР 557З92, кл. G аб К 15/18, 1975.

2. Авторское свидетельство СССР по заявке и 2889703/21, кл. G 01 R 29/02 (прототип).