Вычитающее устройство

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Соцналистических

Республик

<и 962989 ф

/б -.= г

" г (61) Дополнительное к авт. саид-ву (22) Заявлено 20,0381 (21) 3263307/18-24

51)М Кл з с присоединением заявки ¹

G G 7/14

Государственный комитет

СССР по делам изобретений и открытий (23) Приоритет

Опубликовано 3009,82. Бюллетень ¹ 36 (53) УДК 681. 335 (088.8) Дата опубликования описания 3009.82 (72) Авторы изобретения

В A Белов и Т Г Ермакова Ф ьлэъ

++j,те

СИбирский физико-технический институт Км. В.ЩДЯщрр цвЬ.Я при Томском ордена Трудового Красного Знамещи. .государственном университете им. В.B.KóéÆÛеваЕЬ

l (71) Заявитель (54) ВЫЧИТАЮЩЕЕ УСТРОРСТВО

Изобретение относится к аналоговой вычислительной технике и может быть использовано в аналоговых вычислительных машинах и устройствах.

Известны вычитающие устройства, содержащие суммирующий усилитель 1 ).

Недостатком известных устройств является сравнительно невысокая точность, обусловленная смещением нулевого уровня операционного усилителя .

Наиболее близким к предлагаемому по технической сущности является вычитающее устройство, содержащее две резистивные суммирующие цепи, первая иэ которых подключена выходом к -инвертирующему входу операционного усилителя, в цепь отрицательной обрат.ной связи которого включен масштабный ре з и стор (2) . б Недостатком данного устройства яв— ляется недостаточно высокая точность работы.

Цель .изобретения — повьхаение точности работы устройства.

Поставленная цель достигается тем, что устройство дополнительно содержит два суммирующих резистора, четыре ключа, два многопозиционных переключателя, блок памяти и дополнительный операционный усилитель, в .цепь отрицательной обратной связи которого подключен второй масштабный резистор, неинвертирующий вход операционного усилителя соединен с выходом второй резистивной суммирующей цепи, а выход через последовательно соединенные первый ключ, блок памяти и второй ключ подключен к неинвертирующему и через соединенные последовательно третий ключ и первый суммирующий резистор к инвертирующему входам основного операционного усилителя, подключенного выходом через последовательно соединенные четвертый ключ и второй суммирующий резистор к инвертирующему входу дополнительного .операционного усилителя, входы резистивных суммирующих цепей соответственно через первый и второй многопозиционные переключатели подключены ко входам сложения и вычитания устройства, управляющие входы

25 первого и четвертого ключей и первого многопозиционного переключателя соединены с суммирующим управляющим входом устройства, а управляющие входы втОрого и третьего ключей и

30 второго многопоэиционного переключа962989 теля — с вычитающим управляющим входом, На чертеже приведена схема устройства.

Устройство содержит ключи 1-4,многопозиционные переключатели 5 и б, входы 7 и 8, к которым подключены входы переключателей 5 и 6, операционный усилитель 9, неинвертирующий вход которого подключен к выходу ключа 2, а выход соединен со входом IO ключа 4, суммирующую цепь 10, входы которой подключены к выходам переклю чателя б, суммирующий резистор 11, включенный между выходом ключа 3 и инвертирующим входом усилителя 9,резистивную параллельную суммирующую цепь 12, входы которой соединены с выходами переключателя 5, дополнительный операционный усилитель 13 с масштабным резистором в цепи отрицательной обратной связи, неинвертирующий вход которого соединен,с выходом суммирующей цепи 12, а выход со входами ключей 1 и 3, суммирующий резистор 14, включенный между инвертирующим входом усилителя 13 и вы- ходом ключа 4, блок 15 памяти, включенный между выходом ключа 1 и входом ключа 2, вычитающий управляющий вход

16, соединенный с управляющими входами ключей 2 и 3 и переключателя б, и суммирующий управляющий вход 17, соединенный с управляющими входами ключей 1 и 4 и переключателя 5.

Устройство работает следующим образом. 35

При поступлении сигнала на суммирующий управляющий вход 17 входы 7 подключаются ко входам резистивной параллельной суммирующей цепи 12,вход суммирующего резистора 14 подключа- 4О ется к выходу усилителя 9, а выход дополнительного усилителя 13 — ко входу блока 15 памяти, соответственно через ключи 4 и 1 и переключатель 5. В это время ключ 2 раэомк- 4 нут, а входы суммирующей цепи 10 и суммирующего резистора 11 через ключ.3 и переключатель 6 подключены к нулевой шине. При этом на выходе резистивной параллельной цепи 12 появляется результирующее напряжение Up,, которое поступает .на неинвертирующий вход усилителя 13, на котором происходит алгебраическое суммирование с напряжением смещения нулевого уровня усилителя 9. Результирующее напряжение, равное алгебраической сумме напряжения Up и напряжений смещений нулевых уровней усилителей 9 и 13, фиксируется на блоке 15 памяти . По окончании 6О сигнала на управляющем входе 17 ключ

1 выключается, входы суммирующей цепи 12 и суммирующего резистора 14 через ключи 3 и переключатель 5 подключаются к нулевой шине., блок 15 памяти переходит в режим "Хранение, а при поступлении управляющего сигнала на вычитающий управляющий вход

16 входы S подключаются через переключатель б ко входам суммирующей цепи 10, суммирующий резистор 11 через ключ 3 подключается к выходу усилителя 13, блок 15 памяти через ключ 2 подключается к усилителю 9.

При этом на входы усилителя 9 поступают напряжения со входов 8, напряжение смещения нулевого уровня усилителя 13, а также напряжение с выхода блока 15 памяти..

Так как в блоке 15 памяти зафиксировано результирующее напряжение со входов 7 в фазе, то на усилителе 9 происходит вычитание результирующих напряжений со входов 7 и 8, которые могут быть разнесены во времени.

Максимальное время разноса вычитающихся напряжений определяется параметрами разрядной цепи блока памяти.Одновременно на усилителе 9 происхо-

4 ит компенсация смещений нулевых уровей усилителей 9 и 13, так как смещение нулевого уровня усилителя 9 в блоке 15 памяти фиксируется в противофазе и подается на неинвертирующий вход усилителя 9, смещение же нулевого уровня усилителя 13 предварительно фиксируется в блоке 15 памяти в фазе, а затем поступает на инвертирующий вход усилителя 9.

Таким образом, на усилителе 9 происходит вычитание сигналов, разнесенных во времени, с компенсацией смещений нулевых уровней операционных усилителей.

В отличии от известных устройств предлагаемое устройство обладает повышенной точностью за счет компенсации смещений нулевых уровней усилителей и позволяет проиэводить вычитание сигналов, разнесенных во времени.

Экономический эффект от использования изобретения обусловлен его техническими особенностями, приведенными выше.

Формула изобретения

Бычитающее устройство, содержащее две резистивные суммирующие цепи, первая из которых подключена выходом к инвертирующему входу операционного усилителя, в цепь отрицательной обратной связи которого включен первый масштабный резистор, а выход операционного усилителя является выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения точности работы устройства, оно содержит два суммирующих резистора, четыре ключа, два многопозиционных переключателя, блок памяти и дополнительный операционный усилитель, в цепь отри962989 цательной обратной связи которого включен второй масштабный резистор, неинвертирующий вход операционного усилителя соединен с выходом второй резистивной суммирующей цепи, а выход через последовательно соединенные первый ключ, блок памяти и второй ключ подключен к неинвертирующему и через последовательно соединенные третий ключ и первый суммирующий резистор к инвертирующему входам основного операционного усилителя, подключенного выходом через последовательно соединенные четвертый ключ и второй суммирующий резистор к инвертирующему входу дополнительного операционного усилителя, входы резистивных суммирующих цепей соответственно через первый и второй многопоэиционные переключатели подI ключены iso входам сложения и вычитания устройства, управляющие входы первого и четвертого ключей и первого многопоэиционного переключателя соединены со входом управления сумми5 <рованием устройства, а управляющие входы второго и третьего ключей и второго многопоэиционного переключателя — с входом управления вычитанием.

Источники информации, принятые во внимание при экспертизе

1. Смолов В.Б. Аналоговые вычислительные машины. М., "Высшая школа", )5 1972, с. 146.

2. Справочник по аналоговой вычис лительной технике. Под ред. Г.Е.Пухова.Киев,"Техника",1975» с. 64, рис. 22е (прототип).

ВНИИПИ Заказ 7516/71

Тираж 731 Подписное

Филиал НПП "Патент", г. Ужгород, ул. Проектная,4