Устройство для сравнения чисел

 

(72) Авторы изобретения

В. M. Морозов и И. В. Василевский (7!) Заявитель (54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ЧИСЕЛ

Изобретение относится к автоматике и вычислительной технике и преднаэначе но для использования в.устройствах передачи и обработки информации.

Известно устройство для сравнения чисел, содержащее блок уставок, блок фор

5 мирования знака, коммутатор, счетчик, схему сравнения, триггер, элементы И, ИЛИ, и элемент задержки (1) .

Недостатком этого устройства являет . ся то, что оно обеспечивает последовательное сравнение й, чисел. и выбор по результатам сравнения большего из них.

Наиболее, близким к предлагаемому по технической сущности и достигаемому результату является устройство для пораз рядного сравнения двоичных. чисел, содержащее регистры сдвига, группа выходов которых соединена с группой входов блока для поразрядного сравнения двоичных чисел, го первый выход которого соединен с выходным регистром, второй и третий выходысоответ твенно: с первым и вторым входами блока управления, первый выход которого соединен с первыми входами регистров сдвига, причем входящая в состав, блока для поразрядного сравнения двоичных чи» сел группа элементов И первыми входами соединена с соответствующими входами блока для поразрядного сравнения двоичных чисел, а выходами - с входами элемента ИЛИ, выход которого соединен с первым выходом блока для поразрядного сравнения двоичных чисел и с управляюшими входами группы элементов запрета

НЕ-И, сигнальные входы которых соединены с соответствующими входами блока для поразрядного сравнения двоичных чи сел, выходы группы элементов запрета

НЕ-И соединены с первыми входами груп пы триггеров, вторые и третьи входы которых соединены соответственно с вторым и третьим выходами блока для по» разрядного сравнения двоичных чисел, выходы группы триггеров соединены соот ветственно с вторыми входами группы

3 9646 элементов И и с первой группой выходов блока цля поразрядного сравнения двойчных чисел (2)

Недостагком известного устройства является то, что в нем не обеспечивается ! укаэанйе номера входного регистра с максимальным чиСлом.

Целью изобретении является расширение функциональных возможностей за счет формирования адреса максимального чис- 1о ла. входу (,j +1)-го элемента запрета и к второму входу ) -ro выходного элемента

И, выход первого входного элемента И соединен с первым выходом узла и через элемент НЕ подключен к первому входу первого выходного элемента И и к инфор- . мационному входу первого алемента запрета, выход каждого а. -го выходного алемента И соединен с (j +1)-ым вьтходом узла, На фиг. 1 приведена структурная схема устройства; на фиг. 2 — структурная схема блока выбора канала, шифратора и выходного регистра (вариант выполнения для К = 4).

Устройство для сравнения двоичных чисел содержит (фиг. 2) входные регист ры 1 сдвига, блок 2 поразрядного сравнения, блок 3 выбора канала, шифратор 4 адреса, регистр 5, группу элементов И

6, 6,..., 6п, элементы ИЛИ 7, элемен ты запрета 8f 82 8tl триггеры 9,, 9,..., 9п, выходной регистр 10 элемента задержки 11 и 12, вход 13,запрета ус тройства.

Блок 3 выбора канала (фиг. 2) содержит элементы запрета 14 и алементы И

15 и 16, элемент НЕ 17.

Шифратор 4 адреса (фиг. 2) может быть выполнен в виде диодной матрицы, Устройство для сравнения двоичных чисел работает следующим образом.

Сравниваемые двоичные числа всех д" каналов хранятся во входных регистрах 1.

По сигналу с алементов задержки И 12 производится последовательный анализ всех одноименных разрядов двоичных чи сел, начиная се старшего (младшего) разряда. Если все одноименные старшие (младшие) разряды двоичных чисел в регистрах

1 единипы (нули), то на выходах элементов И формируется сигнал "1 (сигнал

"0") и на выходе элемента ИЛИ cîoò ветственно сигнал "1" (сигнал»0"). Этот сигнал вместе с сигналами с регистров

1 поступает на элементы запрета 8. При атом на выходе всех элементов запрета

8 действует сигнал О»,;который не изменяет состояние триггеров 9. Если в регистрах 1 фиксируются коды с разными значениями одноименных разрядов, то в процессе анализа на выходе элементов И

6 формируются сигналы "1". и "О," соот-

f ветственно, а на выходе алемента ИЛИ 7 только сигна л "1". B этом случае эле,менты запрета HE-И 8 для единичных разрядов. формируют сигнал»0", а для нулевых разрядов - сигнал»1", соответст вутощие триггеры 9 переводятся в

Поставленная цель достигается тем, что в устройство для сравнения чисел, содержащее входные регистры сдвига, блок поразрядного сравнения, выходной регистр, элементы задержки, причем выходы каждого q -го входного регистра сдвига соединены с входами j -ro блока поразряд ного сравнения, где j - "1; 2,..., 0 блок поразрядного сравнения содержит lq элементов И, Ffi элементов запрета, и триг1 геров, элемент ИЛИ, < -й вход каждого . блока поразрядного *сравнения подключен к информационному входу каждого (-го элемента И блока, выхоц каждого q -ro элемента И соецинен с j -м входом элемента

ИЛИ, выход которого подключен к управ- ляющим входам алементов запрета, выход каждого < -го элемента запрета соединен с входом установки в единичное состоянее (-го триггера, входы синхронизации которых подключены к входу запуска уст ройства, который через первый элемент задержки соединен с входами установки в нулевое состояние триггеров, выход . элемента ИЛИ блока поразрядного сравнения подключен к информационному входу выходного. регистра, введены блок выбора . канала, шифратор адреса, регистр, при етом -й выход блока поразрядного сравнения соединен с <- -м входом блока выбора канала, управляющий вход которого через второй алемент задержки подключен к выходу первого элемента задерж.ки, выход блока выбора канала соединен с входом шифратора адреса, выходы которого подключены к входам регистра, блок выбора канала состоит иэ П входных элементов И, але чента НЕ, (Ц -2) элементов запрета, (.П -1) выходных элементов о

И, -й вход блока соединен с первым входом j -го входного элемента И, выход каждого ) -го входного алемента И, где *. 1, 2, ..., П, соединен с первым входом (-1)-го выходного элемента И и с управляюшим входом (f - 1)-го элбмента запрета, выход - -го элемента запрета подключен к информационному

31 4

5 96463 1 6 нулевое состояние и закрывают соответсч блок поразрядного сравнения, выходной вующие элементы И 6, исключая тем са- регистр, элементы задержки, причем вымым из дальнейшего сравнения двоичные ходы каждого < -го входного регистра числа соответствующих каналов, Затем сдвига соединены с . -ым входом блока переходят к анализу следующих одноимен- 5 поразрядного сравнения, где 1 = 1, 2,..., ных разрядов. По результатам анализа R блок поразрядного сравнения содервсех разрядов-в качестве максимального жит tT элементов И,- элементов запрета, будет вьщелен канал (каналы), в котором tt триггеров, элемент ИЛИ, j -й вход блосоответствующий триггер 9 останется в ка поразрядного сравнения подключен к исходном состоянии. При этом значение <0 информационному входу -го элемента максимального двоичного числа последо- запрета, первому входу j -го элемента вательно формируется на выходе элемента И блока, выход каждого j -го элемента

ИЛИ 7 в виде нулевых и единичных сим- И соединен с < -м входом элемента ИЛИ, волов и фиксируется в регистре 10, выход которого подключен к управляющим

Единичные сигналы триггеров 9 с вы- S входам элементов запрета, выход каждо- хода устройства 2 поступают на входы го < «го элемента запрета соединен с блока 3 выбора канала. Момент начала входом установки в единичное состояние выбора канала максимального числа фик- j -го триггера, входы синхронизации ко-i сируется подачей управляющего сигнала торых подключены к входу запуска ydTна элементы И 9 от элементов задержки. 20 ройства, который через первый элемент

При этом, если с выхода устройства.2 задержки соединен с входами установки единичный сигнал поступил только на один в нулевое состояние триггеров, выход вход блока 3 выбора канала, он пропус- элемента ИЛИ блока поразрядного сравкает этот сигнал на выход, не оказывая пения подключен к информационному вхона него никакого воздействия. Если же в 25 ду выходного регистра, о т.л и ч а юмомент сравнения на входе устройства 3 щ е е с я тем, что, с целью расширения действует несколько единичных сигналов, функциональных возможностей устройства то на выходе блока 3 выбора канала дей- за счет формирования адреса максимальствует сигнал с того выхода, который ного числа, в него введены блок выбора соответствует наименьшему номеру кана- щ канала, шифратор адреса, регистр, при ла. Это достигается тем, что в блоке 3 этом (-й выход блока поразрядного сраввыбора канала управляющим сигналом, пения соединен с 1 -м входом блока вы.сформированном элементом HE 17 или бора. канала,:., управляющий вход которого элементами запрета 14 каанла с мень- через второй элемент задержки подключен шим порядковым номером, последователь к выходу первого элемента задержки, выно закрываются все элементы И 15, кана- ход блока выбора канала соединен с вхолов с более высокими порядковыми номе- . дами шифратора адреса, состоящего из рами. диодной матрицы, выходы которого подклюСигнал с одного из выходов блока 3 чены к входам регистра. выбора канала поступает на шифратор 4© адреса 4, где в двоичном кода формирует 2. Устройство по п. 1, о т B H ч а юся адрес канала с максимальным числом. "щ е е с я тем, что в нем блок выбора

Сформированный в шифраторе 4 код адре.- канала состоит из ф. входных элементов са переписывается в выходной регистр 5 И и элемента НЕ, (g -2) элементов адреса. запрета, (Д -1) выходных элементов И, 45

Таким образом, за счет введения бло- -й вход блока соединен с перйым вхока 3(выбора канала, шифратора 4 и ре до, 6 -ro входного элемента И, выход гистра 5 устройство для сравнения двоич- каждого -го входного элемента И, где ных чисел обеспечивает выделение макси- .j 2,..., 1), соединен с первым входом мального двоичного числа, формирование, (j — 1)-го выходного элемента И и с адреса выделенного числа и выделение управляющим входом (j - 1)-го элемента канала с меньшим порядковым номером, запрета, выход j -го элемента запрета если в устройстве одновременно будут подключен к информационному входу выделены максимальные числа в несколь,- . () +1)-го элемента запрета и к второму ких каналах. Это расширяет функциональ входу g -ro выходного элемента И, выход ные возможности устройства.

55 первого входного элемента И соединен с

Формула изобретения первым выходом узла и через элемент НЕ

l. Устройство для сравнения чисел, подключен к первому входу первого высодержащее входные регистры сдвига, ходного элемента И и к информационному входу первого элемента запрета, выход каждо -о (-го выходнбго алемента И со единен с (j + 1)-ым выходом узла.

Источники информации, принятые во внимание при экспертизе

964631 8

1. Авторское свидетельство СССР

l4 758142, кл. С 06 Р О/04, 1978.

2. Юэп И. К. Устройство для последовательной побитовой максимизации и

3 сортировки. ТИИЭР, 1980, т. 68, No 2 с. 116- 1 f 7 (прототип) .

Ф

BHИИПИ Заказ 7631/29 Тираж 731 Подписное

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4