Телевизионный имитатор

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 26.01.81(2)) 3239801/18-09 (5$) М.Кп.З с присоединением заявки ¹

Н 04 N 7/18

G 09 В 9/08. Государственный комитет

СССР по делам изобретений и открытий (23) Приоритет

Опубликовано 07.1082. Бюллетень М 37

РЗ) УДК621.397

" (088.8) Дата опубликования описания 07. 10. 82

В.Ф. Евдокимов, Н.П. Тимошенко, И.Е. Цыгановскй

Т.Д.Игнатиенко и A.Â.Íîâèêoâ " гкоюзнм (72) Авторы изобретения

) 3,",", „ ", „, 13

ВМЯИ8Т%ЖА (71) Заявитель (54 ) ТЕЛЕВИЗИОННЫЙ ИМИТАТОР

Изобретение относится к вычислительной технике и тренажеростроению и может быть использовано в имитаторах визуальной обстановки тренажеров различных транспортных средств, а также в графических системах универсального типа.

Известен телевизионный имитатор, состоящий из блока отклонения, блока яркости и текстурного блока.

Блок отклонения, предназначенный для управления отклонением и включением луча ЭЛТ, содержит блок отклонения х и блок отклонения у, каждый из которых состоит иэ цифроаналогового преобразователя (ЦАП), предварительного усилителя, ограничителя и усилителя мощности, а также блок включения, содержащий блок приращений, триггер, регистр тактирования, генератор импульсов, одновибратор и схему ограничения, Текстурный блок, обеспечивающий возбуждение поверхности люминофора для имитации граней отображаемых объектов путем закраски объекта расфокусированным лучом, перемещающимся по .синусоидальному закону, содержит блок текстурного отклонения, бЛок управления яркостью текстуры и блок управления fl ).

Недостатком известного устройства является невысокая сложность (реальность) синтеэируемого изображения, что характеризуется малым числом отображаемых иа экране за время кадра точечных объектов и обус1() ловлено использованием способа вывода элементов синтезируемого иэображения на экран ЭЛТ, идентичного для всех .точечных объектов, независимо от их физической природы.

Известен телевизионный имитатор, содержащий видеопроцессор, блок яркости, текстурный блок, блок формирования сигналов отклонения, состоящий иэ блока включения и блока приращений. Блок включения содержит триггер, регистр тактирования генератор импульсов, одновибратор, схему ограничения. Блок приращений состоит из входного регистра, двух сумматоров, двух узлов формирования абсолютной величины, инвертора, цифрового компаратора и выходного дешифратора $2).

Недостатком данного устройства является невысокая сложность (реальность) синтезируемого изображе965020 ния, что характеризуется малым числом отображаемых эа время кадра точечных объектов и обусловлено использованием способа вывода, идентичного для всех точечных источников света, независимо от их физической 5 природы.

Используемый в нем способ выво-да точечных объектов на экран ЭЛТ характеризуется тем, что интервал времени между выводом двух после- ° довательных точечных объектов определяется числом одинаковых по размеру зон разбиения экрана ЭЛТ, расположенных между позициями анализируемых объектов на экране. 15

Цель изобретения — повышение информативности имитируемой визуальной обстановки.

Поставленная цель достигается тем, что в телевизионный имитатор, содер- 20 жащий последовательно соединенные буферную цифровую вычислительную машину, интерфейс и видеопроцессор, а также блок яркости и блок,формирования сигналов отклонения, первый 25 и второй выход которого подключен к соответствующим входам электроннолучевой трубки (ЭЛТ), введены блок граничных точек, блок интерполяции, блок регулярных точек, блок управ- 3О ления и два мультиплексора, при этом первый выход видеопроцессора через первый мультиплексор соединен с первым входом блока яркости, второй выход видеопроцессора через втоРой 35 мультиплексор соединен с вторым входом блока яркости, выход которого подключен к первому входу блока интерполяции, третий выход видеопроцессора через блок граничных точек соединен с вторым входом блока интерполяции, с входом блока формирования сигналов отклонения и с первым входом блока регулярных точек, второй вход которого через блок управления соединен с четвертым выходом видеопроцессора, причем второй выход блока управления подключен к второму входу блока граничных точек, третий выход блока управления подключен к третьему входу блока интерполяции, второй выход которого соединен с вторым входом первого мультиплексора, а первый выход— с сфответствующим входом ЭЛТ, третий выход блока. формирования. сигналов 55 отклонений соединен с вторым входам второго мультиплексора, а четвертый выход блока формирования сагналов отклонения соединен с третьим входом блока регулярных точек, 60 первый выход, которого подключен к соответствующему входу ЭЛТ, а второй - к четвертому входу блока интерполяции, причем блок граничных точек содержит.два счетчика, два (блока оперативной памяти и мультиплексор, при этом выход первого счетчика через первый блок оперативной памяти соединен с первым входом мультиплексора, второй вход которого через второй блок оперативной памяти соединен с выходом второго счетчика, второй вход первого блока оперативной памяти соединен с вторым входом второго блока оперативной памяти и является первым входом блока граничных тачек, соответствующий вход мультиплексора и первого и второго счетчиков является вторым входом блока граничных точек, а выход мультиплексора является выходом блока граничных точек, кроме того, блок регулярных точек содержит два канала, каждый.из которых состоит из двух счетчиков, блока постоянной памяти, сумматора, блока оперативной памяти, мультиплексора, сдвиговога регистра, регистра, цифроаналогового преобразователя (ЦАП), компаратора и элемента И, при этом выход первого счетчика через блок постоянной памяти соединен с первым входом сумматора, к второму входу которого подключен выход второго:счетчика и первый вход блока оперативной памяти, выход сумматора соединен с вторым входом блока оперативной памяти, первый выход которого через последовательно соединенные мультиплексор и сдвиговый регистр подключен к первому входу элемента И, к второму входу которого подключен. через последователЬно соединенные ЦАП и компаратор выход регистра, причем вход второго счетчика первого канала соединен с входом второго счетчика второго канала и является первым входом блока регулярных точек, выход второго счетчика первого канала подключен к первому входу первого цаполнительного мультиплексора, а выход второго счетчика второго канала подклю-. чен к второму входу первого дополнительного мультиплексора, выход которого соединен через дополнительный счетчик с входом регистров первого и второго каналов и с первым входом блока сравнения, к второму входу которого подключен выход дополнительного регистра, второй выход блока оперативной памяти первого канала соединен с вторым входом мультиплексора второго канала, второй выход блока оперативной памяти второго канала соединен с вторым входом мультиплексора первого канала, второй вход сдвигового регистра первого канала подключен к второму входу сдвигового .регистра второго канала, вход второго дополнительного мультиплексора соединен с вторым входом дополнительного счетчика, при этом

5 965020

/ соответствующие входы второго дополнительного мультиплексора, первого дополнительного мультиплексора,,мультиплексоров каналов, счетчиков каналов, сдвиговых регистров каналов, регистров каналов, дополнительно-5 го счетчика и дополнительного регистра являются вторым входом блока регулярных точек, второй вход компаратора первого канала соединен с вторым входом компаратора второго !О канала и является третьим входом блока регулярных точек, выход компаратора первого канала подключен к первому входу первого элемента ИЛИ, а выход компаратора второго канала !5 подключен к второму входу первого элемента ИЛИ, выход которого является вторым выходом блока регулярных .точек, выход элемента И первого канала подключен к первому входу второго элемента ИЛИ, а выход элемента И второго канала подключен к второму входу второго элемента ИЛИ, выход которого является первым выходом блока регулярных 25 точек, причем блок интерполяции содержит три мультиплексора, пять регистров и сумматор, при этом первый вход первого мультиплексора соединен с входом первого и второго ре- 30 гистров, выход первого мультиплексора подключен к входу третьего и четвертого регистров, выходы которых через второй мультиплексор соединены с первым входом сумматора,к вто- 35 рому входу которого через третий мультиплексор подключены выходы первого и второго регистров, выход сумматора через пятый регистр подключен к второму входу первого мульти- 4О плексора, причем первый вход первого мультиплексора является первым входом блока интерполяции, третий вход— вторым входом блока интерполяции,сооответствующие входы второго и третье-45 го мультиплексоров являются третьим входом блока интерполяции, второй вход пятого реги тра является. четвер,тым входом блока интерполяции, выход пятого регистра является первым выходом блока интерполяции, а выход .® сумматора является вторым выходом блока интерполяции.

На фиг.l изображена структурная ,схема предлагаемого устройства; на фиг.2 — структурная схема блока граничных точек и блока формирования сигналов отклонения; на фиг.3 структурная схема блока регулярных точек; на фиг.4 - структурная схема блока интерполяции; на фиг.5 - иллюстрация способа организации ОЗУ данных; на фиг.б — регулярная точечная структура. устройство содержит мультиплексоры 1 и 2, блок 3 граничных точек, блок 4 формирования сигналов отклонения, блок 5 регулярных точек, блок б яркости,- блок 7 интерполяции, блок 8 управления.

Блок граничных точек 3 содержит два счетчика 9 и 10, два блоки 11 и

12 оперативной памяти, .мультиплексор 13.

Блок 4 формирования сигналов отклонения содержит блок 14 приращений, генератор 14-1 вектора х, генератор

14-2 вектора у, .блок. 15 отклонения х, блок 16 отклонения у, блок 17 включения.

Блок приращений 14 содержит регистр 18, сумматоры 19 и 20, инвертор

21, два узла 22 и. 23 формирования абсолютной величины, компаратор 24, мультиплексор 25 и дешифратор 26..

Генератор 14-1 вектора х содержит регистр 27, ЦАП 28, интегратор 29.

Генератор 14-2 вектора у включает в себя регистр 30, ЦАП 31, интегратор 32.

Блок 5 регулярных точек содержит счетчики 33 и 34, сумматор 35, блок

36 постоянной памяти, первый блок

37 оперативной памяти, счетчики 38 и 39, сумматор 40, блок 41 постоянной памяти, второй блок 42 оперативной памяти, мультиплексоры 43-45, сдвиговые регистры 46 и 47, счетчик

48, два регистра 49 и 50, два ЦАП .51 и 52, два аналоговых компаратора 53 и 54, два элемента И 55 и 56, два элемента ИЛИ 57 и 58, регистр 59, блок 60 сравнения и мультиплексор 61.

Блок 7 интерполяции содержит мультиплексор 62, регистры 63-66, два мультиплексора 67 и 68, сумматор

69, регистр 70.

Оперативная память организована в группу с. произвольным доступом и содержит ОЗУ 71-87 с соединительными линиями 88-96 °

Общая структурная схема содержит буферную цифровую.-машину 97 (ЦМ) с интерфейсом связи, видеопроцессор 98 и ЭЛТ 99.

На фиг.1-5 указаны соединительные межблочные линии (шины) 100-122.

Предлагаемое устройство предназначено для работы в системах синтеза визуальной обстановки, элементами пространственной сцены которой являются точечные источники света звезды, огни взлетнокосадочной полосы (ВПП), огни города, маяка и и.д..

Это, прежде всего, касается визуальной обстановки для ночных условий полета.

Огни ВПП и огни города представляют собой регулярные точечные структуры, каждая из которых образована точечными источниками света, расположенными вдоль одной прямой. На экране 3JIT регулярная структура, 965020

ФХ (1) 50 дхз где Х,и IH - яркости конечного и начального видимых

I огней.

Н ьрегулярные огни (звезды, маяки и т %.) выводятся на экран ЭЛТ спосо- 5 бом, идентичным описанному в устройстве-прототипе.

Устройство работает следующим образом.

Все время кадра условно разбито - О на два интервала: время вывода нерегулярных точек и время вывода ре. гулярных точек. Вывод в текущем кадре нерегулярных точек осуществляется согласно координатам х9, уз и Ю представленная P.(Pih) светящимися точками, расположенными вдоль одной прямой (фиг.б) . Положение каждой точки регулярной структуры на экране

ЭЛТ (координаты х и у) и число точек Р определяется видеопроцессором 5

98, а также буферной ЦИ 97 °

Используемый в известном устройстве способ вывода на экран ЭЛТ иэображений точечных объектов существен.<о ограничивает сложность синтези- tO руемых изЬбражений эа счет введения избыточности по времени на вывод каж4ого точечного объекта. Так, время вывода Р видимых точек данной регулярной структуры определяется 5 формулой ТрЪ1,2Р Г,-, где Т,. — время вывода точечного объекта, позиция которого на экране отстоит от позиции предыдущего точечного объекта.на одну зону разбиения экрана 20

ЭЛТ. Суть изобретения заключается в ,использовании свойства регулярности огней ВПП и огней города, т.е. в наличии различных способов вывода для регулярных и нерегулярных огней. 25

Отображаемая регулярная структура с видимыми точками А>, А4-А< (фиг.б) представляется вектором АЗА, компоненты разложения которого по осям х и у равны А А, 30 ьх =х

5 5

Аз Ак

ЬМ

Луч ЭЛТ перевОдится в позицию хэ у и начинается вывод вектора А Ак, 35

А

Оставшиеся видимые огни данной регулярной структуры А4-AK Выводятся на экран путем включения луча ЭЛТ в моменты совпадения значения хэ координаты текущего положения луча.— 40 с вычисленными ранее значениями х координаты позиций — соответствующих огней данной регулярной структуры. Яркость свечения люминофора на позициях огней регулярной структуры 45 определяется по закону линейной интерполяции

I -4+ I I энергетическим характеристикам (яркость, цвет), поступающим непосредственно из видеопроцессора 98.

Вывод регулярных точек осуществляется согласно данным,, вычисляемым, видеопроцессором 98 в предыдущем кадре и хранимым в блоке 3 граничных точек и блоке 5 регулярных точек. Закончив обработку нерегулярных точек, видеопроцессор 98 начинает обработку регулярных структур для следующего кадра. Для этого в блок вращения видеопроцессора из базовой

ЦМ поступает матрица направляющих косинусов для следующего кадра. Видеопроцессор 98 выполняет перспективные преобразования над огнями регулярной структуры. Результаты преобразований, используемые предлагаемым устройством в следующем кадре поступают на хранение в блок 3 граничных точек и блок 5 регулярных точек. В блок 3 граничных точек посту пают координаты xMS, у", хв, у", коды

Хк и Хн, а также код цвета огней данной регулярной структуры. В блок

5 регулярных точек поступают координаты огней данной регулярной структуры. Таким образом, после окончания в текущем кадре обработки предлагаемым устройством и видеопроцессором нерегулярных точек одновременно, начинаются два процесса: видеопроцессор обрабатывает регулярные структуры для следующего кадра и посылает результаты обработки в блок 3 граничных точек и блок 5 регулярных точек, заявляемое устройство осуществляет вывод регулярных структур в соответствии с данными, полученными из видеопроцессора 98 в предыдущем кадре и хранимыми в блоке 3 граничных точек и блока 5 pe" гулярных точек ° Из блока 3 граничных точек в блок 7 интерполяции,. в блок

4 формирования сигналов отклонения и блок 5 регулярных точек поступают соответственно коды яркости IK, IK u координаты х", у", хК, у . Блок формирования сигналов отклонений переводит луч в позицию х", у", формируg 1 ет компоненты вектора ах, лу и по

S сигналу из блока 5 регулярных точек начинает вывод вектора A,A„ (вектор А>А< на фиг.б), Блок 7 интерполяции определяет разность IK-EM, которая поступает в блок б яркости через мультиплексор 1 по шине 104.

Одновременно из блока 4 формирования сигналов отклонения через мультиплексор 2 по шине 110 в блок б яркости поступает разность ах .Блок б яркости вычисляет O I, которое посылает затем в блок 7 интерполяции по шине 100. Одновременно с началом ввода вектора AMAK блок 7 интерполяции формирует значение яркости в со9

965020

10 ответствии с (1) . При выводе регулярных точек блок 4 формирования сигналов отклонения управляет выводом на экран ЭЛТ 99 вектора A A„, блок 5 регулярных точек формирует сигналы включения луча ЭЛТ, блок 7 интер- 5 поляции фсрмирует коды яркости.

Блок 3 граничных точек, показан- ный на фиг.2, предназначен для хранения координат хн, ун1 х,"1 ук и

5 кодов Ig, Ig соответственйо началь- 10 ной и конечной видимых точек регулярной структуры (точки A g u A„ на фиг.б) для текущего и следующего кадров.

При обработке видеопроцессором 5

98 регулярных. структур для следующего кадра. координаты и коды хэ, узы я (?н. хкf увк Iê для каждой Регулярs . 5 ной структуры одна эа другой поступают по шине 113 в блок 11 оператив- 20 ной памяти, куда записываются согласно адресам, формируемым счетчиком 9. Одновременно с этим, при выводе предлагаемым устройством регулярных структур в текущем кадре, 25 аналогичные координаты и коды считаются из блока 12 оперативной памяти, по адресам, формируемым счетчиком 10, и поступают через мульTHI1JlPKcop l3 II 6I1oKH 7, 4 H 5. B o11e- 3Q дующем кадре все происходит наоборот1 считывание иэ блока ll,,запись в блок 12 и .т.д.

КоорДинаты хэ и у э иэ блока 3 граничных точек поступают в блоки от- Зу клонения х 15 и у 16, что приводит к перемещению луча ЭЛТ в позицию х

Н у . В сумматорах 19 и 20 блока 14 приращений после поступгения координат х" и х" у" и у формируются разности соответственно ьхэ и ауэ, которые, поступают затем в генераторы векторов х и у 14-1 и 14-2 соответственно, где и формируются линейнонарастающие напряжения компонент вектора АцАк.

Блок 5 РегУлярных точек, (фиг.3), предназначен для хранения координат к5 видимых точек регулярных структур для текущего и следующего кад- ров, а также для формирования сигналов включения луча ЭЛТ 99.

Входные каналы блока 5 предназначены для организации режима записи (считывания) в блоках 37 и 42. Каждый из блоков 37 и 42 оперативной памяти поочередно ра отаег в режимах записи (для следующего кадра) и считывания (для текущего кадра).

Организация блоков 37 и 42 приведена на фиг.5. При поступлении в вход- © .ной канал координаты х> видимого огня, в соответствующую ячейку соответствующей микросхемы записывается логическая единица. Например, первая строка блоков 37 и 42 хранит И е (в направлении слева направо) характеристики от нулевой до пятнадцатой ячейки координатной сетки х, вторая строка — от шестнадцатой до тридцать первой и т.д. Восемь старших разрядов поступающей по шине 88 координаты х5 видимого огня подаются по шине 88 (фиг.5) на адресные входы, обусловливая тем самым выбор соответствующей строки, а четыре младших разряда, поступающие на вход блока 71, обусловливают появление единицы на соответствующем выходе блока 71, которая поступает на вход Разрешение соответствующей микросхемы. Выходы шестнадцати микросхем объединены в две группы по восемь. РазрядоВ в каждой.

Первая группа объединяет выходы микросхем с нечетными номерами (первой, третьей и т.д.), вторая — выходы микросхем с четными номерами (второй, четвертой и т.д.).

Эапись в блоке оперативной памяти, например 37, происходит следующим образом.

В счетчик 34 из блока В управления поступает порядковый номер обрабатываемой видеопроцессором регулярной структуры, который затем поступает на адресные входы блока 36, в котором для каждой регулярной

=труктуры записан номер начальной

:троки соответствующей ей зоны лока 37 (например, 64 строки данных счетчика 39 — для второй регулярной структуры). Номер начальной строки блока 37 для соответствующей регулярной структуры с выхода блока 36 поступает на вход сумматора 35, на другой вход которого поступает восемь старших разрядов кода хН, хранимого в счетчике 33.

Номер строки, в которой происходит Г запись, поступает с выхода сумматора 35 на адресные входы микросхем блока 37.

Считывание из блока оперативной памяти, например 42, происходит следующим образом.

В счетчик 38 записывается код хэ> отображаемой регулярной структуры

На выходе блока 41 вышеописанным способом формируется номер начальной строки зоны для соответствующей регулярной структуры, на выходе сумматора 40 - номер строки, которая содержит информацию о точке Ан (логи" ческие 0 или логическая 1 ).

В режиме считывания на четырех младших разрядах кода хранимого в. счетчике 38, присутствуют постоянные нули.

Для организации последовательного опроса всех строк блока 42, хранящих информацию о точках А-А< данной регулярной структуры, счетчик 38

965020

12 включается в режим суммирования (вы читания), что приводит к формированию на выходе q àòîðà 40 номеров последовательно опрашиваемых строк блока 42. В режиме суммирования (вы-. читания) участвуют только восемь старших разрядов счетчика 38. Операция суммирования в сумматоре 40 соответствует условию (х"-х")< О, опе н рация вычитания - условию (х -х ) >О.

В сдвиговые регистры 46 и 47 через мультиплексоры 44 и 45 поступа-. ют соответственно восемь нечетных разрядов и восемь четных разрядов очередной, считываемой строки того из.блоков оперативной памяти, который работает в режиме считывания.

Сдвиг влево в регистрах 46 и 47 соответствует (х н -хз ) О, сдвиг впра во - (х - хкз)> О. На выходах Регистров 46 и 47 одновременно появляется информация о двух точках координатной оси х экрана ЭЛТ (логическая 1 означает Включить луч

ЭЛТ ) . Перед началом вывода данной регулярной структуры, содержимое счетчиков 33 (38) через мультиплексор 43 записывается в реверсивный счетчик 48. Режим суммирования .(вычитания) счетчика 48 соответствует случаям (х - х" ) <О и (xs — х") >О.

Коды с выхода счетчика 48 поочередно записываются в регистры 49 и 501 В этом режиме на счетный вход счетчика 48 через мультиплексор 61 поступают импульсы иэ блока 8 управления. Содержимое регистров 49 и 50, пройдя через UAII 51 и 52, поступает в виде аналогового напряжения на входы компараторов .53 и 54, на другие входы которых поступает напряжение, соответствующее хэн, из генератора вектора х 14-1. Момент достижения содержимого счетчика 48, значения, равного х, фиксируется элен ментом ИЛИ 58, что приводит к прекращению рапорты счетчика 48 и к пре-. кращению сдвига в регистрах 48 и 47, который происходил одновременно со счетом в счетчике 48. К этому моменту на выходах одного из регистров 46 и 47 присутствует информация о точке А, в другом — о рядом расположенной точке оси х (слева или спра ва от точки AH), а на выходах регистров 49 и 50 - код х" и код (х + 1 j (плюс — для случая (х"- х з)>01 минус - для случая . (хз- х")<О. Далее, блок 8 управления формирует одиночный импульс, кото . рый поступает через мультиплексор 61 на счетный вход счетчика 48 и увеличивает (уменьшает) содержимое счетчика 48 на единицу. Код с выхода счетчика 48 записывается в тот из регистров 49 и 50, который не хранит

«g

На этапе вывода счет в счетчиках

35 38 и 33 сдвиг в регистрах 46 и 47, запись в регистры 49 и 50 происходит по сигналам с выходов компараторов 53 и 54, которые поступают в блок. 8 управления (по шинам 112

40 и 113), а йз него по шине 106 на вход мультиплексбра 61. Сигналы с выходов компараторов 53 и 54 поступают через элемент ИЛИ 58 в блок 8 управления по шине 122, а затем по

45 соответствующей шине на вход мультиплексора 61 что приводит к увеличению (уменьшению) содержимого счетчика 48 на единицу, а затем к записи содержимого счетчика 48 в соответствующий регистр (49 либо 50).

Например, появление сигнала на выходе компаратора 53 приводит к изменению содержимого счетчика 48 на единицу и к записи в регистр 49.

При (х"- х") <О сдвиг влево в регистрах 46 и 47 происходит по сигналу с выхода компаратора -53, при (хз- хз)) 0 - по сигналу с выхода комн» к паратора 54. В режиме вывода блок 8 / управления формирует счетные импульсы для счетчиков 38 (33) путем выборки из импульсов, появляющихся на выходе элемента.ИЛИ. 58, каждого восьмого импульса, что приводит к обработке содержимого очередной строки блока 42 (37).

30 тота импульсов сдвига регистров 46 и 47 вдвое меньше частоты импульсов счета счетчика 48.

На этом этап предварительной подготовки к выводу на экран данной регулярной структуры закончен. На этапе непосредственного вывода данной регулярной структуры включаются генераторы векторов х 14-1 и у 14-2, на входы компараторов 53 и 54 поступает линейно-нарастающее напряжение из генератора х 14-1,.в регистрах 46 и 47 происходит сдвиг, счетчики 38 (39) и 48 работают в режиме суммирования (вычитания). При этом на выходах регистров 46 и 47 появляется информация,о включении луча в со-. ответствующем положении по оси хз на выходе счетчика 48 — координата х> последовательных точек оси хз, расположенных в интервале хзхз, на выл к ходах компараторов 53 и 54 — сигналы, фиксирующие во времени моменты достижения лучом ЭЛТ соответствующих положений на оси х . На входы элементов И 55 и 56 поступают одноразрядные коды с выходов регистров 46 и 47 и сигналы с выходов компараторов 53 и 54. При наличии единиц на входах каждого из элементов И на его выходе появляется сигнал включения луча ЭЛТ, который поступает через элемент ИЛИ 57 по шине 107 на вход ЭЛТ.

965020

Окончание вывода на экран ЭЛТ данной регулярной структуры соответствует совпадению текущего значения координаты х с значением х, хранимым з регистре 59, что фиксируется блоком

50 сравнения. 5

Блок 7 интерполяции (фиг.4), предназначенный для формирования кодов яркости точек регулярнбй структуры реализует закон линейной интерполяции (2). 19

Блок 8 управления реализует аппаратурный способ органиэации управляю.щих автоматов.

Для характеристики эффективности применения предлагаемого устройства проведем сравнительный анализ предельной достижимой сложности изображения в предлагаемом устройстве и в известном устройстве. Сложность синтезируемого изображения определяется количеством точечных объектов пространственной сцены.

В известном устройстве используется одинаковый способ вывода на экран ЭЛТ для регулярных и нере- 25 гулярных точек. Как показали расчеты, предельно достижимая сложность для .. известного устройства - N 3000 тою

Реализуемый в предлагаемом устройстве способ вывода регулярных структур предполагает одинаковое время для вывода для всех структур, независимо от числа составляющих их регулярных точечных объектов.

Это объясняется одинаковым временем вывода вектора на экран ЭЛТ не зависимо от их длины. Так, при скорости вывода V = -- 1 с/мкс,,..при использовании ЭЛТ с экраном, имеющим 4О диагональ 61 см, время. вывода регулярной структуры Тр 65 мкс. Придлительности кадра T„-- 20 мс, за время кадра можно отобразить на экране

ЭЛТ Тк/T> - 310 регулярных структур.

Среднее число точечных объектов в регулярной структуре для ночных условий полета достигает 100-150 точек. Следовательно, применение предлагаемого устройства позволяет повысить сложность синтезируемого изображения по сравнению с устройствомпрототипом в

КАФФ. 1 1 1 1 (10-15) раэ

3000

Формула изобретения

3. Устройство по п.l, о т л и— ч а ю щ е е с я тем, что блок регулярных точек содержит два канала, каждый из которых состоит из двух счетчиков, блока постоянной памяти, сумматора, блока оперативной памяти, Телевизионный имитатор, содержащий последовательно соединенные б )ферную цифровую вычислительную машину, интерфейс и видеопроцессор, а также блок яркости и блок формирования сигналов отклонения, первый и второй выход которого подключен к со- 65 ответствующим входам электроннолучевой трубки.(ЭЛТ), о т л и ч а юшийся. тем, что, с целью повышения информативности имитируемой визуальной обстановки, введены блок граничных точек, блок интерполяции, блок регулярных точек, блок управления и два мультиплексора, при этом первый выход видеопроцессора через первый мультиплексор соединен с первым входом блока яркости, второй выход видеопроцессора через второй мультиплексор соединен со вторым входом блока яркости, выход которого подключен к первому входу блока интерполяции, третий выход видеопроцессора через блок граничных точек соединен со вторым входом блока интерполяции, с входом блока формирования сигналов отклонения и " первым входом блока регулярных ..точек, второй вход которого через блок управления соединен с четвертым выходом видеопроцессора, причем второй выход блока управления подключен ко.второму входу блока граничных точек, третий выход блока управления подключен к третьему входу блока интерполяции, второй выход ксторого соединен со вторым входом первого мультиплексора, а первый выход — с соответствующим входом ЭЛТ, третий выход блока формирования сигналов отклонения соединен со вторым входом второго мультиплексора, а четвертый выход блока формирования сигналов отклонения соединен с .тре.тьим входом блока регулярных точек, первый выход которого подключен к соответствующему входу ЭЛТ, а второй выход — к четвертому входу блока интерполяции.

2. Устройство по п.l, о т л и— ч а ю щ е е с я тем, что блок граничных точек содержит два счетчика, два блока оперативной памяти и мультиплексор, при этом выход первого счетчика через первый блок оперативной памяти соединен с первым входом мультиплексора, второй вход которого через второй блок оперативной памяти соединен с выходом второго счетчика, причем второй вход первого блока оперативной памяти соединен со вторым входом второго блока оперативной памяти и.является первым входом блока граничных точек, соответствующий вход мультиплексора nepacro и второго счетчиков является вторым входом блока граничных то- чек, а выход мультиплексора является выходом бЛока граничных точек.

965020

5 мультиплексора, сдвигового регистра, регистра, цифроаналогового преобразователя (ЦАП), компаратора и элемента И, при этом выход первого счетчика через блок постоянной памяти соединен с первым входом сумматора, ко второму входу которого подключен выход второго счетчика и первьЖ вход блока ойеративной памяти, выход сумматора соединен со вторым входом блока оперативной памяти, первый вы- ход которого через последовательно соединенные мультиплексор и сдвиговый регистр подключен к первому входу элемента И, ко.второму входу ко-. торогр подключен через последователь- 35 но соединенные ЦАП и компаратор выход регистра, причем вход второго счетчика первого канала соединен с входом второго счетчика второго icaнала и является первым входом блока . QQ регулярных точек, выход второго счетчика первого канала подключен к первому входу первого дополнительного мультиплексора, а выход. второго счетчика второго канала подключен 25 ко второму входу первого дополнительного мультиплексора, выход котороио соединен через дополнительный счевиик с входом регистров первого и второго каналов и с первым входом блока сравнения, ко второму входу которого подключен выход дополнительнсго регистра, второй выход блока оперативной памяти первого канала соединен со вторым . 35 входом мультиплексора второго канала, второй выход блока оперативной памяти второго канала соединен со вторым входом мультиплексора первого канала, второй вход сдвигового регистра первого канала подключен ко второму входу сдвигового регистра второго канала, выход второго дополнительного мультиплексора соединен со вторым входом дополнительного счетчика, при этом соответствующие входы второго дополнительного мультиплексора, первого дополнительного мультиплексора, мультиплексоров каналов, счетчиков каналов,: 5О ,сдвиговых регистров каналов, регистров каналов, дополнительного счетчика и дополнителЬного регистра являются вторым входом блока регулярных тьчек, второй вход компаратора перво го канала соединен со вторым входом компаратора второго канала и является третьим входом блока регулярных точек, причем выход компаратора первого канала подключен к.первому входу первого элемента ИЛИ, а выход компаратора второго канала подключен ко второму входу первого элемента ИЛИ, выход которого является вторым выходом блока регулярных точек, выход элемента И первого канала подключен к первому входу второго элемента ИЛИ, а. выход элемента И второго канала подключен ко второму входу второго элемента ИЛИ, выход которого является первым выходом блокарегулярных точек.

4. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок интерполяции содержит три мультиплексора, пять регистров и сумматор, при этом первый вход первого мультиплексора соединен с входом первого и второго регистров, выход первого мультиплек- сора подключен к входу третьего и четвертого регистров, выходы которых через второй .мультиплексор соединены с первым входом сумматора, ко второму входу которого через третий мультиплексор подключены выходы первого . и второго регистров, выход сумматора через пятый регистр подключен ко второму входу первого мультиплексора, причем первый вход первого мультиплексора является первым входом блока интерполяции, третий вход — вторым входом блока интерполяции, соответствующие входы второго и третьего мультиплексоров являются третьим входом блока интерполяции, второй вход пятого регистра является четвертым входом блока интерполяции„ выход пятого регистра является:первым выходом блока интерполяции, а выход сумматора является вторым выходом блока интерполяции.

Источники информации, принятые во внимание при экспертизе

1. Патент CbtA 9 4,027,403, кл. Н 04 N 7/18, 1977.

-2. Патент CUA 9 4,077,062, кл. G 09 В 9/08 H 04 N 7/00, 28.02.78 (прототип).

965020 иа

Составитель О.Канатчикова

Техред Л. Пекарь Корректор Г Решетник

Редактор Н.Воловик

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4

Заказ 7691/48 Тираж 688 Подписное

БНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5