Цифровой автокоррелятор

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Со рз Советсиик

Социалист ичесиих

Рес ублии

„„,968819 (6l ) Дополнительное к авт. свнд-ву— (53)М. Кл. (22) Заявлено 25.05.81 (2 I ) 3291998/18-24 с присоединением заявки М(23) Прнорнтет—

606 F 15/336 (ЬвударствонвХ канвтвт

СССР во делан нзабретеввХ н отарнтнХ

Опубликовано 23.10 82 Бюллетень М39

Дата опубликования описания 01.11.82 (Я) УДК 681.323 (088. 8) С. А. Прохоров и В. Н, Белолипецкий (72) Авторы изобретения

Куйбышевский ордена Трудового Красного Знамени политехнический институт им. В.В. Куйбышева (7l ) Заявитель (54) БИФРОВОЙ АВТОКОРРЕЛЯТОР

Изобретение относится к измерению характеристик случайных процессов и предназначено для определения корреляционной фунхции текущего стационарного случайного процесса в реальном масштабе времени.

Известен цифровой коррелятор, содержащий компараторы, регистр, блоки ум ножения,. интеграторы (1).

Однако построенный по принципу знакового коррелятора аналог не обладает достаточно высокой точностью.Наиболее близхим к предлагаемому устройству является коррелятор параллельного действия, содержащий входной блок памяти на М ячеех, блоков умножения, сумматоров, два аналого-цифровых преобразователя, генератор им. пульсов. Первым входом устройства является первый вход первого аналого-цифрового преобразователя (АБП), выход которого параллельно подключен к первым . входам блоков умножения. К вторым входам блоков умножения подключены выходы соответствующих ячеек входного блока памяти. Второй вход устройства последовательно подключен к первому входу второго АБП, первому входу входного блока памяти, второй вход которого объединен с вторыми входами АБП и подключен к выходу Генератора импульсов. Выходы блоков умножения подключены через соответствующие сумматоры к соответствующим выходам устройст- (23.

Недостатком известного коррелятора является малое быстродействие.

Белью изобретения является увеличение быстродействия.

Поставленная цель достигается тем, что в цифровой автокоррелятор, содержащий М блоков умножения, выходы ко20

L торых соединены с входами соответству-. ющих сумматоров, аналого-цифровой пре образователь, информационный вход которого является входом автокоррелятора, 3 96ВВ а выход соединен с информационным входом блока памяти, управляющие входы аналого-цифрового преобразователя и блоrà памяти объединены и подключены к выходу генератора импульсов, введены М-1 блок формирования сомножителей, делители частоты на два и на три, входы которых объединены и подключены к выходу генератора импульсов, выходы делителей подключены соответственно к первому и о второму управляющим входам блоков формирования сомножителей, первый и второй выходы которых подключены соответственно к первому и второму входам соответствующего блока умножения, 3, t5

= 1, 2, ..., М-1 информационных входов каждого блока формирования сомно-! жителей соединены с выходами соответствующих ячеек блока памяти, выход первой на которых соединен с двумя входа- 20 ми первого блока умножения.

Кроме того, -й блок формирования сомножителей содержит элемент ИЛИ, счетчик, триггер, сумматор, блок памяти с 3) -ячейками и два элемента И„входы 25 которого являются соответственно первым и вторым управляющими входами блока формирования сомножителей, вьцсодами которого являются соответственно выходы сумматора и 2j -й ячейки блока памяти, ЗО первый и второй выходы триггера подключены к вторым входам соответствуюлих элементов И, выходы которых соединены с соответствующими входами элемента WIN, выход которого подключен к .входу счетчика, выход которого соединен с входом триггера и первым управляюшим входом блока памяти, информационные входы которого являются информационным входом блока формирования сом- 4О цожителей, второй управляющий вход блока памяти подключен к выходу второго элемента И.

На фиг. 1 представлена структурная электрическая схема цифрового автокоррелятора; на фиг. 2 — структурная схема ) -го блока формирования сомножителей; на фиг. 3 — таблица соответствия содержимого входного блока памяти.

Вход устройства последовательно подключен к первому входу аналого-цифрового преобразователя 1 и первому входу входного блока 2 памяти, второй вход которого объединен с вторым входом аналого-цифрового преобразователя 1 и делителей 3 и 4 частоты соответственно на два и на три и подключен к выходу генератора 5 импульсов. 3 информацион19 4 ных входов каждого j oro блока 6 формирования сомножителей (= 1, 2, ..., М- 1) подключены к выходам соответствующим ячеек входного блока 2 памяти, начиная с первой. Первый и второй управляющие входы блоков 6 формирования сомножителей соответственно объединены" и подключены к выходам делителей частоты соответственно HB два 3 и на три 4, Первый и второй выходы блоков 6 формирования подключены соответственно к первому и второму входам соответствующего блока 7 умножения, начиная с второго блока 7 умножения, выходы которых через соответствующие сумматоры 8 подключены к соответствующим выходам устройства.

На фиг. 2 представлена структурная электрическая схема 4-того блока 6 формирования сомножителей.

Первым и вторым входами -того блока 6 формирования являются первые входы соответственно первого и второго логических элементов И 9 и 10. Выход второго логического элемента И 10 последовательно подключен к первому входу логического элемента ИЛИ 1 1, входу счетчика 12, первому управляюшему входу буферного блока 13 памяти. Выход первого логического элемента И 9 подключен параллельно к второму входу логического элемента ИЛИ 11 и второму управляюшему входу буферного блока 13 памяти. Вторые входы первого и второго логических элементов И 9 и 10 подключены соответственно к прямому и инве х:ному выходам триггера 14, вход которого соединен с выходом счетчика 12, Выход 2.g -той ячейки буферного блока

13 памяти является первым выходом -того блока бформирования,,а выход j -той и 3 -той ячеек подключены соответственно к первому и второму входам сумматора 15, выход которого является вторым выходом -того блока 6 формирования.

Цифровой автокоррелятор работает следующим образом.

Аналого-цифровой преобразователь 1 осу— шествляет дискретизацию во времени входного сигнала по синхроимпульсам генератора 3 импульсов, по которым, кроме того, осуществляется прием дискрэтизнрованного сигнала в первую ячейку входного блока 2 памяти и сд виг соде ржимого ячеек входного блока 2 памяти, С приходом первого синхроимпульса происходит прием первого д нс к ретизи рован ного сигнала в первую ячейку входного блока 2 памяти, 5 968 и начинает работать первый блок 7 умножения, сумматор 8, в которых происходит возведение в квадрат поступивших сигналов и накопление их суммы. Цикл работы при этом повторяется с приходом каждого последующего синхроимпульса.

В сумматоре 8 накапливается сумма

О)

10 где Х„ ) -тое значение входного процесса, g -объем выборки входного процесса.

С приходом третьего синхроимпульса первый раз срабатывает делитель часто- 15 ты на три 4 и первь1й блок 6 формирования сомножителей осуществляет прием сигналов, находящихся в первых трех ячейках входного блока 2 памяти, Цикл работы первого блока 6 формирования ур сомножителей повторяется через два синхроимпульса, после чего срабатывает делитель частсты,на два 3, и первый блок

6 формирования осуществляет прием следующих сигналов, находящихся в первых И трех ячейках входного блока 2 памяти.

При этом за два синхроимпульса первый блок 6 формирования формирует пару сомножителей и передает их во второй блок 7 умножения и второй сумматор 8, щ где накапливается сумма; соответствующая второй точке корреляционной функции и т. д. до прихода последнего синхроимпульса.

Блоки 6 формирования сомножителей работают следующим образом. В начальном состоянии триггеры 14 блоков 6 формирования (фиг. 1 ) чаходится в нулевом состоянии. Таким образом, разрешая прохождение синхроимпульсов че-@ рез логический элемент И 10 с делителя частоты на три 4 и запрещая прохождение синхрсимпульсов с делителя частоты на два 3 (фиг. 1) через первый логический элемент И 9. С приходом 3 ) -того синхроимпуньса в 1 -том блоке 6 формирования срабатывает счетчик 12 с коэффициентом пересчета 1 и выдает сигнал на первый управляющий вход буферного блока 13 памяти тем самым разрешая прием содержимого первых 3j -ячеек входного блока 2 памяти в буферный блок 13 памяти.

При этом сигнал с выхода счетчика 12 поступает на вход триггера 14, устанавИ ливая его в единичное состояние, тем самым разрешая прохождение синхроимпульсов с делителя частоты на два 3 (фиг. 1) через первый логический элемент И 9

819 6 на второй управля.эший вход буферного блока 13 памяти и åðeà логические элементы ИЛИ 11 в счетчик 12 с коэффициентом пересчета j . За 1 жактов, образованных 2 синхроимпульсами, в буферном блоке 13 памяти происходит

"сдвигов содержимого ячеек, в сумматоре 15 происходит суммирование, а на первый и второй выходы ) ro блока формирования передается пар сомножmeneй

Х - И (Х1+ Х +1 ), + 1

)(- И (X + +<> )+2. 1 2

Х. м (g + Х +Ъ), .3+ и (.Х.) +)(-)

33

Таким образом, за 2) синхроимпульсов в 1 +1 =ом сумматоре 8 (фиг. 1) и на +1 -см выходе устройства накапливается сумма

3 . : >1,Д (X;+ X ., „- ) (Ъ>

1=1

Так как цикл работы -того блока формирования повторяется через 2, то може но записать выражение для суммы, которая накапливается в + 1-ом сумматоре, 8 за j синхрсимпульсов:

Я

XÄXjÄ. .2Х ()(„-„1 .+ jj+zej), () где g1 можно определить из условия

) )pny

При 1 = 1 имеем й- и (-- ., {6) 23

Можно показать, что (4) является сценкой корреляционной функции в ) -дй точке при умножении на 1/С =1/К-2f „

Из (3) можно определить время, необходимое на обработку одного входного сигнала

+ С 6) с 2

Для окончания работы устройства требуется (М + 2 IV ) синхроимпульсов, тогда общее время работы устройства будет равно

2. ) <ÿ. — — (+> +2y ).(7) 968819

Можно показать, что быстродействие предлагаемого устройства выше по сравнению с известным приблизительно в два раза, учитывая, что A)> М, a$> r>$

Для пояснения работы предлагаемого 3 устройства на фиг. 3 приведена таблица соответствия содеркимого входного блока памяти, буферного блока 13 памяти (фиг. 2), сумматора 15 (фиг. 2), блока7 умножения (фиг. 1) для 4-той орцина- 1Е ты корреляционной функции, т. е. для — 4 синхроимпульсам генератора 5 импульсов (фиг. 1 ).

Техническая реализация устройства мо- 35 жет быть осуществлена с использованием элементов цифровой вычислительной техники. Разрядность АЦП 1 определяется заданной точностью оценки корреляционной функции и быстродействием устройства. рр

Входной блок 2 памяти представляет собой набор регистров сдвига. Количество регистров сдвига равно числу разрядов

АЦП 1, а разрядность регистров равна числу ординат корреляционной функпии -P4.

Делитель частоты на два 3 представляет собой триггер по счетным входам. Делитель частоты на три 4 может быть выполнен как двухразрядный счетчик с коэффициентом пересчета 3. 3О

Блоки 7 умножения, сумматоры 8 (фиг. 1), логические элементы И 9 и 10, ИЛИ ll, счетчик 12, триггер 14, сумматор 15 (фиг. 2), являясь обычными узлами JBT, могут быть выполнены на интегральных схемах. Первый блок умножения 7 представляет собой квадратор. Причем быстродействие квадратора может быть сделано намного выше быстродейст- 46 вил множительного устройства, Поэтому быстродействие первого блока умножения не сказывается на общем быстродействии устройства. Буферный блок 13 памяти (фиг. 2) является устройством, аналогичным входному блоку 2 памяти (фиг. 1).

Использование новых элементов(делителей частоты на два и на три и блоков формирования, . сомножителей содержаших два логических элемента И, логические элементы ИЛИ, сумматор, триггер, счетчик и буферный блок памяти) позволяет увеличить быстродействие коррелятора параллельного действия за счет сокрашеИ ния числа оперений умножения, что позволяет увеличить частоту опроса АЦП приблизительно вдвое, т. е. расширить частотный диапазон устройства и повысить оперативность корреляцион: ного анализа в реальном масштабе времени.

Формула изобретения

1. Цифровой автокореллятор, содержащий М блоков умножения, выходы которых соЕдинены с входами соответствующих сумматоров, аналого-цифровой п образователь, информационный вход которого является входом авторегулятора,, а выход соединен с информационным входом блока памяти, управляющие входы аналого-цифрового преобразователя и блока памяти объединены и подключены к выходу генератора импульсов, о т л ич а ю ш и и с я тем, что, с целью увеличения быстродействия, в автокоррелятор введены М-1 блок формирования сомножителей, делители частоты на два и на три, входы которых объединены и подключены к выходу генератора импульсов, выходы делителей подключены соответственно к первому и второму управляюшим входам блоков формирования сомножителей, первый и второй выходы которых подключены соответственно к первому и второму входам соответствуюшего блока умножения, 3 ; ) = 1, 2, ..., М-3 — информационных входов каждого блока форми« рования сомножителей соединены с выходами соответствующих ячеек блока памяти, выход первой из которых соединен с двумя входами первого блока умножения.

2. Автокоррелятор по и. 1, о т л ичаюшийся тем, что -йблок формирования сомножителей содержит элемент ИЛИ, счетчик, триггер, сумма тор, блок памяти с 3) ячейками и два элемента И, входы которого являются соответственно первым и вторым управляющими входами блока формирования сомножителей, выходами которого являются соответственно выходы сумматора и 2 ) -й ячейки блока памяти, первый и второй выходы триггера подключены к вторым входам соответствующих элементов И, выходы которых соединены с со-. ответствующими входами элемента ИЛИ, выход которого подключен к входу счетчика, выход которого соединен с входом триггера и первым управляюшим входом блока памяти, информационные входы которого явля ется информационным входом блока формирования сомножителей, второй управляюшнй вход блока памяти подключен к выходу второго элемента И.

Источники информации, принятые во внимание при экспертизе

8810 10

1. Авторское свидетельство СССР

¹ 590762, кл. Q06F 15/336, 1976.

2. Грибанов Ю. Н. и др. Автомятическне цифровые корреляторы. М., Энергия, 1971, с. 150.

968819

>Р г у )Г х

Ф Ф Ф

У x" х

9|

x X

Ф

Х х Х Х

° | е х х х х x" х

Х Х х.х х х К x x x х Х

Х х х х в«Въ Ф ||«щ ф««ь

xxxxxx хх

ХХХ хх»ххххх

° | кК

Ххх K «хх w

Х"х "; Х х Х Х Х х х хх ххххх

° t «ьЪ|9»» х ххххкхх

YàХХХХ

° « | | к х х х х-" к х х а2 » Ф х xxx X x xx

° е|| < Ф || |В кк мккк

Х" ХХ ХХ Хх ф| Я «» л C » «, xxх xхххх

» |||+ |ъь мжкккэск хх хххххх

Ь Ф ь» Й кхххх кхх н | + || |е к 3c lc к к х K x

||ф 1% ° el |Ф Ii % L к зф < к к эс к кххкх Х

yQ+3 и ьл+ | ® » к Зс к К к к к 3е к к >ч ххх х хх

Э «„

ХХХХХХx х ФФа1ъФ к ххах>с хек

» щ .е. || || Л Ц ц Я Д к к м ин к кк

-Ф |Ъ| » W 9 Ф е

QN3p»

ВНИИПИ Заказ 8176/77 Тираж 731 Подписное

Фмпиап ППП "Патент», r. Ужгород, уп. Проектанты, 4

Р х

$336

° > ||| Ф|

К Х X к

Ф«% Ф|» х х + х

x х х х х

° Ъ Ф«|Ъ |««» |Ф Е|

x xx

||| «а |» || Е| х ххххх хх

||, щe ||О Е| p «» |. хххххх хх

X Х Х ХХХ х Х ххх ххххк