Устройство для разбраковки микросхем

 

(72) Авторы изобретения

В. A. Кулик, В. К. Коваль, Б. А. Мацуев и А

Киевское производственное объединение Элект им. В. И. Ленина

1 (71) Заявитель (,4) УСТРОЙСТВО ДЛЯ РАЗБРАКОВКИ

МИКРОСХЕМ

Изобретение относится к вычислительной технике, а именно к устройствам для разбраковки микросхем постоянной памяти с дефектными. битами.

Известно устройство для разбраковки микросхем постоянной памяти, осуществ ляющее подбор информации из эталонного накопителя в накопитель программируемой постоянной памяти, что позволяет использовать микросхемы постоянной па1О мяти с дефектными битами f 1 ) .

Наиболее близким по технической сущности к предлагаемому является устройство для;разбраковки микросхем постоян ной памяти, содержащее блок оперативной 1 памяти для хранения эталонной информа ции и устройство сравнения и осуществшпощее подбор .микросхем постоянной памяти с дефектными битами под эталонную mформацию P2),.

Недостатком известных устройств для разбраковки микросхем является сравни тельно малая возможность подбора микро

ñõåì программируемой постоянной памяти с дефектными битами из-за сравнения с эталонной информацией, считываемой в прямом коде, Однако путем инверсии информации части массива микросхемы памяти можно было бы увеличить процент подбора программируемых микросхем и увеличить быстродействие устройства.

Белью изобретения является повыше- ние быстродействия устройства, а именно обеспечение возможности подбора микросхем памяти с дефектными битами и с учетом инвертирования части записываемой информации на основе метода поразрядного обратного кодирования.

Указанная цель достигается тем, что устройство для разбраковки микросхем, содержашее адресный счетчик, выходы которого сеединены с первым входом блока управления и являются выходами устройства, блок элементов И, входы первой группы которого являются одними информационными входами устройства, а выхо3 9688 ды соединены с входами элемента ИЛИ, выход которого соединен с вторым входом блока управления, третий, четвертый, пятый входы которого являются соотве ьственно первым, вторым, третьим управляющйми входами устройства, счетный вход адресного счетчйка соединен с пер вым выходом блока управления, а установочный вход - с четвертым входом блока управления, дополнительно содержит счет- 10 чик циклов и блок формирователей четности, выходы которого соединены с входами второй группы блока элементов И, первые входы блока формирователей чу ности являются другими информационны- 15 ми входами устройства, а вторые входы соединены с выходами счетчика циклов, счетный вход которого соединен, с вторым входом блока управления, а установочный вход соединен с четвертым вхо» 2О дом блока управления.

На чертеже представлена блок-схема . устройства для разбраковки микросхем.

Устройство содержит адресный счетчик

1, выходы которого соединены с первы- z5 ми группами контактов первого 2 и второго 3 блока контактов и блока 4 управления, вторая группа контактов первого блока 2 контактов соединена с первыми входами блока элементов И 5, выходы которого соединены с входами элемента

ИЛИ 6, выход которого соединен с вторым входом блока 4 управления, третий, четвертый, пятый входы которого являются соответственно первым 7, вторым

8, третьим 9 управляющими входами

35 устройства, счетный вход адресного счет чика 1 соединен с первым выходом блока 4 управления, а установочный входс четвертым входом блока 4 управления, выходы блока 10 формирователей четности соединены с вторыми входами блока элементов И 5, первые входы блока 10 формирователей четности соединены с второй групцой контактов второго блока 3

45 контактов, а вторые входы соединены с выходами счетчика 11 циклов, счетный вход которого соединен с вторым выходом блока 4 управления, а установочный вход соединен с четвертым входом блока

4 управления.

Блок 4 управления содержит первый

12, второй 13, третий 14 и четвертый

15 элементы И, первый 16 и второй

17 триггеры и элемент ИЛИ 18.

Устройство для разбраковки микросхем 55 работает следующим образом.

Микросхема с эталонной информацией устанавливается во второй блок 3 кон52 .. ф тактов, а микросхема с дефектными битами — в первый блок 2 контактов. В исходном состоянии счетчики 1 и 11, триггеры 16 и 17 находятся в нулевом состоянии. На пятый вход блока 4 управления подаются тактовые сигналы, При подаче на четвертый вход блока 4 управления разрешающего потенциала начинается работа адресного счетчика 1 в режиме счета тактовых сигналов. При

/ этом происходит последовательный перебор адресов микросхем, установленных в первый 2 и второй 3 блоки контактов, и выборка содержащейся по этим адресам информации. Информация из микросхемы с дефектными битами считывается всегда в прямом коде и поступает на первые входы блока элементов И 5, С помошью счетчика 11 циклов, нулевые

1 выходы которого соединены с вторыми входами блока 10 формирователей четности, происходит инвертирование информации, считываемой из микросхемы с эталонной информацией, которая поступает на вторые входы блока элементов

И 5. Блок элементов И 5 производит поразрядное сравнение поступающих кодов.

При этом признак сравнения вырабатывается тогда, когда в одном из разрядов микросхемы с дефектными битами находится 1" (исходное состояние "0 ), а в этом же разряде микросхемы с эталонной информацией находится »О». Тогда на выходе элемента ИЛИ 6 вырабатывается сигнал»1", который устанавливает триггер 16 в единичное состояние, инверсный выход которого не позволит перейти в конце полного цикла проверки в единичное состояние триггера 17. Раз» решающий потенциал на инверсном выходе триггера 17 разрешит дальнейшую работу по проверке, а именно в счетчик "

11 циклов с выхода элемента И 14 в конце, первого цикла поступит сигнал, переводящий счетчик 11 в состояние

00...01. После этого вновь произойдет цикл проверки с той лишь разницей, что по первому разряду информация в блоке элементов И 5 сравнивается в прямых кодах.

Если информация, считываемая из микросхемы с дефектными битами, не подошла под информацию, считываемую из микросхемы с эталонной информацией, то в счетчик 11 вновь добавляется единица, и он переходит в состояние 00...10.

Таким образом, циклы сравнения с новыми видами эталонной информации повторяются, до тех пор, пока не будет подобран ва5 968852 6 риант, соответствующий положению де- информационными входами устройства, а фектных битов или пока не переберутся . выходы соединены с входами элемента все варианты, В последнем случае дан- ИЛИ, выход которого соединен с вторым ное сочетание микросхем с эталонной ин- . входом блока управления, третий, четверформацией и дефектными битами не реали- g тый, пятый входы которого являются зуется и одна из них должна быть заме- соответственно первым, вторым, третьим иена. управляющими входами устройства, счетТаким образом, в предложенном уст- ный вход адресного счетчика соединен с ройстве возможность подбора микросхем первым выходом блока управления, а усс дефектными битами увеличивается в 1Î тановочный вход - с четвертым входом несколько раз, если микросхемы исцоль- блока управления, о т л и ч а ю ш е езуются в постоянных запоминающих уст- с я тем, что, с целью повышения быстроройствах с поразрядным обратным кодиро- действия, в него введены счетчик циклов ванием. и блок формирователей четности, выходы

Технико-зкономическое преимушество 35 которого соединены с входами второй предложенного технического решения за- группы блока элементов И, первые входы ключается либо в большем проценте ис-. блока формирователей четности являются пользования микросхем с дефектными би- другими информационными входами усттами, либо в более быстром подборе ройства, а вторые входы соединены с

"Ф микросхем с эталонной информацией и ро выходами счетчика циклов,, счетный вход микросхем с дефектными битами, что которого соединен с вторым входом блосушественно увеличивает производитель- . ка управления, а установочный вход соеность труда при разбраковке микросхем . динен с четвертым входом блока управлепамяти. ния.

Формула изобретения

Устройство для разбраковки микросхем, содержащее адресный счетчик, выходы Эр которого соединены с первым входом блока управления и являются выходами устройства, блок элементов И, входы первой группы которого являются одними

Источники информации, принятые во внимание при экспертизе

1. Устройство для записи блоков постоянной памяти 1152729.000.15

ВУС-32-001.

2. Авторское свидетельство СССР по заявке % 2773895/24, кл. Gll С 17/00, 01,06.79 (прототип).

968852

Составитель Г. Бородин

Редактор И. Николайчук Техред А, Бабинеп Корректор М. Коста

Заказ 8183/79 Тираж 622 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4