Устройство для вычисления логарифмов чисел

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву(22) Заявлено 03.02.81(21) 3266436/18-24 -tie) M.Кд.з с присоединением заявки Йо (23} Г)риоритет

С 06 F 7/556

Государственный комитет

СССР по делам, изобретений и открытий (53) УДК681. 325 (088,8) Опубликовано 071182. Бюллетень Hо 41

Дата опубликования описания 071182

S.Ã.ÑîêîëîB, H.H.Pà6èÿ, r.M.KóçHåöîâ и C.d.Доррфеев

% t

Ф 1

В в

Грозненское научно-производственное объе инен е. „.

"Промав томат ик а" (72) Авторы изобретения (71) Заявитель (54) УСТРОИСТВО ДЛЯ ВЫЧИСЛЕНИЯ ЛОГАРИФМОВ

ЧИСЕЛ

Изобретение относится к цифровой вычислительной технике и может быть использовано в различных автоматических и телемеханических устройствах.

Известно устройство, содержащее счетчик характеристики, дешифратор характеристики, первый и второй дешифраторы, счетчик мантиссы, причем выход переноса счетчика мантиссы соединен с входом счетчика характеристики, выходы которого соединены с входами дешифратора характеристики, выходы которого соединены с первой группой входов первого дешпфратора, выходы счетчика мантиссы соединены с информационными входами второго дешифратора, входная шина устройства соединена с входом делителя частоты, выходы которого соединены с второй группой входов первого дешифратора, выходы которого соединены с входами элемента ИЛИ-НЕ, выход которого соединен с управляющим входом второго дешифратора и первым входом элемента И-HE второй и третий входы которого соединены соответственно с первым и вторым входами второго дешифратора (1) .

Основными недостатками устройства являются сложность его реализации, возможно вычисление логарифмов чисел, представленных только унитарным кодом, низкая точность вычислений чисел меньше 16.

Наиболее близким к изобретению по технической сущности является цифровое устройство для вычисления логарифмов чисел, содержащее элемент И, первый вход которого является тактирующим, а выход соединен со счетным входом вычитающего счетчика и со сдвигающим входом регистра сдвига, управляющие входы которых соединены с источником управляющего сигнала, восьмой выход регистра сдвига соединен с входом элемента НЕ, с первого по пятый входы регистра сдвига соединены с первым по пятый входами источника входной информации (2).

Основным недостатком этого устройства является невозможность вычисления антилогарифмов чисел.

Цель изобретения - расширение класса решаемых задач за счет допол25 нительного вычисления антилогарифмов чисел.

Поставленная цель достигается тем, что в устройстве содержащее первый элемент И, вычитающий счетчик, ре30 гистр сдвига и первый элемент НЕ, 972504 вход которого соединен с выходом восьмого разряда регистра сдвига, информационные входы разрядов с первого по пятый которого соединены с входами соответственно с первого по пятый разрядов аргумента устройства, вход тактовой частоты которого соеди нен с первым входом первого элемен-. та И, выход которого соединен со счетным входом вычитающего счетчика

:и входом сдвига регистра сдвига, уп- 10 равляющие входы которых соединены с входом синхронизации устройства, введены второй элемент НЕ, шесть элементов ИЛИ, три элемента Й и коммутатор, управляющий вход которого соединен с первыми входами первого и второго элементов ИЛИ, входом задания режима устройства и через второй элемент НЕ с первыми входами третьего, четвертдго пятого и шестого элементов ИЛИ и второго и третьего элементов И, выходы третьего, четвертого .и пятого элементов ИЛИ соединены соответственно с первым, вторым и третьим информационными входами вычитающего счетчика, первый, которой и третий выходы которого соединены с входами с второго по четвертый шестого .элемента

ИЛИ и соответственно с входами разрядов шестого, седьмого и восьмого пер- вой группы коммутатора, входы разря- З0 дов с первого по пятый первой группы коммутатора соединены соответственно с выходами разрядов с третьего по седьмой регистра сдвига, выход первого разряда.и выходы разрядов с шес 35 того по двенадцатый которого соединены соответственно е входом восьмого разряда и .с входами разрядов с первого по седьмой второй группы коммутатора, выходы которого являются вы- 40 ходами устройства, второй вход и выход первого элемента ИЛИ соединены соответственно с выходом первого элемента НЕ и первым входом четвертого элемента И, второй вход и выход кото- 45 рого соединены соответственно с выходом шестого элемента ИЛИ и вторым входом первого элемента И, выходы второго элемента ИЛИ, второго и третьего элементов И соединены соответственно с информационными входами разрядов с шестого по восьмой регистра сдвига, вход последовательного ввода которого соединен с выходом двенадцатого разряда регистра сдвига, вторые входы второго и третьего элементов ИЛИ соединены с входом шестого разряда аргумента устройства, вход седьмого разряда аргумента которого соединен с вторыми входами четверто"

ro элемента KHH и второго элемента И, 60 вторые входы пятого элемента ИЛИ и третьего элемента И соединены с входом восьмого разряда аргумента устройства.

На чертеже представлена блок-схема устройства. 65

Устройство содержит элемент И 1, вычитающий счетчик 2, регистр 3 сдв. га, элемент НЕ 4, элементы ИЛИ 5-7, элемент И 8, элемент ИЛИ 9, элемент

10, элемент ИЛИ 11, элемент HE 12, коммутатор 13, элемент ИЛИ 14 и элемент И 15.

На вход устройства подаются тактирующий сигнал от генератора тактирующего сигнала, сигнал от датчика цифровой информации и сигнал задани-" режима работы, В зависимости от значения сигнал выбора режима работы .Z, задаваемого на задающем устройстве (Z+t или Z=D. на выходе устройства сигналы у -у изменяются по уравнениям у 2 0 +2- D e

Э

У =Z 04+2 0,,;

+2 т4 2 06+2 D ()

, =Z 07+2-01о

У6 =2 $,,+2.D

7 2 $ 1- 2 01

Yg =2. $3+2-Р.(э где Y -Y -: выходной сигнал устро. + 9 ства;

Z,2 - прямое и инверсное значение сигнала выбора режима работы;

О,,D -D " значения выходного сиr.

1 4 4 нала регистра сдвига;

$ "$ — значения выходного си з нала вычитающего счетчика.

Сигналы, поступающие на вход вычитающего счетчика 2, зависят от зн": чения сигнала 2 и определяются уравнениями

A =2+Х., (2)

A =2+Х .

Сигналы, поступающие на вход регистра 3 сдвига, зависят от значения сигнала Z и определяютея уравнениям:"; в =х в =х

3 в4 =х4 (3) в =х в =2+Х

В =2+Х, ВВ 2+Ха.

С выхода элемента И 15 снимается сигнал об окончании работы устройства

972504

Если исходное число Х .содержит ло; гическую единицу в старшем разряде, т.е. 0 =1, то при записи его в регистр 3 сдвига на выходе элемента И ..

15 сформируется сигнал С =О и процесс вычисления тем самым окойчится. С выходов У -Ус- снимается значение ман- 55

4 тиссы и с Уб-У вЂ” значение характеристики логарифма по основанию исходного числа Х.

В предлагаемом устройстве характе-. ристика двоичного логарифма определяется номером старшего разряда числа, имеющим значение логической единицы при представлении числа в двоич" ном нормальном коде. Например, двоич" ный нормальный код числа 15 имеет вид 00001111. 65 (с =0), который определяется уравнением

СК=(De+2) (Ьл+5Х+5302) (4)

Все описанные алгоритмы реализуются в устройстве за счет выполнения внутренних связей между его элемента" мие

Устройство для вычисления логарифмов чисел работает следующим образом.

1(ля осуществления логарифмирования сигнал выбора режима устанавливается равным нулю (Z=O). При этом управляющим сигналом С =1 производится запись числа Х в регистр 3 сдвига 15 и установки вычитающего счетчика 2 в единичное положение путем предварительной установки на его информационных входах логических единиц в соот ветствии с уравнением (2). 2О

Если соблюдается соотношение

Х<128, то с восьмого выхода регистра

3 сдвига поступает сигнал 0<=0 и сиг нал СК=1 в соответствии с уравнеиием (4) . В результате импульсы тактовой 25 частоты Г.г проходят на регистр 3 сдвига и вычитающий счетчик 2 и тем самым производится сдвиг содержимого регистра,3.сдвига в сторЬну старших разрядов и уменьшение содержимого вы- ЗО читающего счетчика 2. Сдвиг осущест вляется до тех пор, пока на восьмом выходе регистра 3 сдвига не появится сигнал логической единицы, которым совместно с сигналом 2 0 пРоизводит-: ся блокировка прохождения импульсов тактовой частоты на регистр 3 сдвига и вычитающий счетчик 2. При С =О вычисление логарифма числа Х заканчива-: ется. Значение характеристики логарифма числа Х берется с выхода вычитающего счетчика 2 и передается коммутатором устройства на входы с шестого по восьмой устройства, а значение мантиссы — с третьего по восьмой выходов регистра 3 сдвига передается 45 на выходы с первого .по пятый устрой- ства, Номер старшего разряда, имеющею значение логической единицы рассматриваемого числа, равен трем, что со, ответствует деиствительности (l og 15

=3,907). Значение мантиссы определяется путем линейной аппроксимации. максимальное приращение мантиссы равно единице при изменении входного числа Х от 2 до 2 +"; где P — значение характеристики.

Следовательно, коэффициент накло,на аппроксимирующей линии равен

1 1

2У - 2Р 27 а значение мантиссы равно

Х-2Р

m=K (X "2 )

Ф значение мантиссы; коэффициент наклона аппроксимирующей линии, входное число, характеристика числа. где m

Значение (Х-2P ) является исходным числом без единицы в старшем разряде, а значение m - форма представления значения (Х-2 ) в двоичном нормальном коде с фиксированной запятой после старшего разряда.

Значение мантиссы логарифма числа

15 будет в двоичном коде 0,111, или в десятичном 0,875, т.е. двоичный логарифм числа 15 равен

log 15=3,875.

Таким образом, для определения значения двоичного. логарифма- числа, представленного в двоичном коде, достаточно определить порядковый номер единицы в старшем значащем разряде, что является характеристикой логарифма, а в качестве мантиссы берется исходное число за вычетом зйачения старшего значащего разряда,т.е. значение двоичного логарифма определяется по формУле М 2Р

Y- 2P +Р где 2, Х.) 2 .

+4

Для осуществления антилогарифмирования сигнал выбора режима равен единице (Z l ) . На входы Х4-Х подается значение характеристикй исходного числа а на выходы Х -Х вЂ” значе4 6 ние мантиссы.

При формировании управляющего сигнала С =1 производится занесение ха рактеристнки Х6 -Xg в вычитающий счет чик 2 и мантиссы Х -Х в младшие пять разрядов регистра сдвига 3 (В4-В ).

Если значение характеристики рф .О, то с выхода элемента И 15 поступает сигнал логической единицы на вход элемента И 1. В результате импульсы тактовой частоты f цроходят на регистр 3 сдвига и вычитающий счетчик

2 и тем самым производится сдвиг содержимого регистра 3 сдвига в сторону

) 972504 старших разрядов и уменьшение содержимого вычитающего счетчика 2.

Сдвиг осуществляется до тех пор, nQKai содержимое счетчика не станет равным нулю. На выходе элемента ИЛИ 14 сформируется сигнал логического нуля, который, пройдя через элемент H 15, блокирует прохождение импульсов тактовой частоты f на регистр 3 сдвига и вычитающий счетчик 2, На выходе элемента И 15 формируется сигнал Сс= lG

=0 окончания вычисления антилогарифма. С выходов 06-0», 0, регистра 3 р сдвига, поступает значение антилогаифма числа Х через коммутатор 13 на вход устройства. 15

Значение антилогарифма числа Х определяется путем линейной аппроксимации функции У=2Х, где Х можно представить в следующем виде: Х=Р,М, где

Р - характеристика числа,.Ю вЂ” мантис- р са.

Нри изменении Х от Р до (Р+Ц приращение функции равно аУ=Ф +"-21 =2 Р, а коэффициент наклона аппроксимирующей линии

4У

К = "---- --=2Р. 2 (P+1) -P

Аппроксимирующая функция для кал -, дого значения характеристики имеет вид

У=2 + (Х-Р).К =2Р+(Х":Р) 2 =2 (1+Х-Р) .

Учитывая, что (Х-Р) = является мантиссой числа Х, то для вычисления антилогарифма.по основанию два чис- 35 ла Х достаточно значение мантиссы увеличить на единицу и полученный результат увеличить в 2, для чего необходимо при представлении значения (1+Х+Р) в двоичном нормальном коде 40 сдвинуть его на Р разрядов в czорону старших разрядов.

Допустим, Х=3,875; или его двоичный эквивалент Х=0 1,11100.

»

Значение мантиссы И=0,11100. 1+Х- 45

P=1+pl=1+0,11100=1,11100, У=2Р(1+Х-Р) =

=00001111, или У=15.

Абсолютная ошибка вычисления логарифма равна

Х-2 д„=)og Х - — ур -Р .

2Р

Максимальная ошибка при Х= -- равна д с, =0,08607, что соответствует младшему разряду при восьмиразрядной сетке входного числа,а относительная приведенная погрешность равна д»1 =1%.

Абсолютная ошибка вычисления антилогарифма равна

=2 -2P (1+Х- Р) .

Я 60

Максимальная абсолютная ошибка при

Х Р-1 og 1 и 2=Р+О, 5288 .

Таким образом, максимальная ошибка при значении мантиссы m=0,5288 равнайп о 1 =0,0861» 2 Р, т.е. меняется от 0,172 до 11,02 при изменении характеристики от 1 до 7, а относительная приведенная погрешность д =

=(0,07-4,3) Ъ.

В общем случае, предлагаемое устройство можно реализовать любой разрядности.

При этом должны соблюдаться следующие условия:

S=1og п;

OO=2 " -S-l;

S=l; 2; 3, где S — число разрядов вычитающего счетчика;

n - -число разрядов входной информации;

0 — число разрядов регистра сдвига.

Наибольший коэффициент использования элементов устройства будет при

n=2, где К=1, 2, 3 ..., т.е, при

К

n=2, 4, 8, 16и тд.

Учитывая, что при n=16, имеем

S=4, 0=27, т.е. резкое увеличение аппаратурных затрат, а также, то, что вычисления производятся с точностью до единицы младшего разряда при вось.— миразрядной сетке входной информации.

Целесообразно предлагаемое устройство выйолнять восьмиразрядным, вариант которого представлен на чертеже.

Простота и компактность данного устройства позволит испОльзовать его в малогабаритных измерительных цифровых приборах, информационно-измерительных системах и в устройствах управления. МногофункциональностЬ уст- ройства способствует сокращению но-: менклатуры разрабатываемых и выпус- каемых иэделий за счет незначительных аппаратурных затрат.

Устройство для вычисления логарифМоВ и антилогарифмов чисел реализовано на интегральных микросхемах серии

К155. При типовой частоте Г =1МГц время вычисления не более 7 мкс.

Формула изобретения

Устройство для вычисления логарифмов чисел, содержащее первый элемент

И, вычитающий счетчик, регистр сдвига и первый элемент НЕ, вход которого .соединен с выходом восьмого разряда регистра сдвига, информационные входы разрядов с первого по пятый которого соединены с входами соответственно с первого по пятый разрядов аргу-Т мента устройства, вход тактовой частоты которого соединен с первым входом первого элемента И, выход которого соединен со счетныМ входом вычитающего счетчика и входом сдвига регистра сдвига, управляющие входы которых

972504 соединены с входом синхронизации устройства, о т л и ч а ю щ е е с я тем,что, с целью расширения класса решаемых задач за счет дополнительного вычисления антилогарифмов чисел, в него введены второй элемент НЕ, 5 шесть элементов HJIH, три элемента И и коммутатор, управляющий вход которого соединен с первыми входами первого и второго элементов ИЛИ, входом задания режима устройства н через 30 второй элемент НЕ с первыми входами третьего, четвертого, пятого и шестого элементов ИЛИ и второго и треть его элементов И, выходы третьего, четвертого и пятого элементов ИЛИ соединены соответственно с первым, вторым и третьим информационными входами вычитающего счетчика, первый, второй и третий выходы которого сое-, динены с входами с второго по четвер- 2О тый шестого элемента ИЛИ н соответственно с входами разрядов шестого, седьмого и восьмого первой группы коммутатора, входы разрядов с перво:го по пятый первой группы коммутатора соединены соответственно с выходами разрядов с третьего по седьмой регистра сдвига, выход первого разряда и вы;ходы разрядов с шестого .по двенадцатый которого соединены соответственно с входом восьмого разряда и с входами- @ разрядов с первого по седьмой второй группы коммутатора, выходы которого являются выходами устройства, второй вход и выход первого элемента ИЛИ соединены соответственно с выходом

I первого элемента НЕ и первым входом четвертого элемента И, второй вход и выход которого соединены соответст» венно с выходом шестого элемента ИЛИ и вторым входом первого, элемента И, выходы второго элемента ИЛИ, второго н третьего элементов И соединены со ответственно с информационными входами разрядов с шестого по восьмой регистра сдвига, вход последовательного ввода которого соединен с выходом двенадцатого разряда регистра сдвига, вторые входы второго и третьего элементов ИЛИ соединены с входом шесто- го разряда аргумента устройства, вход седьмого разряда аргумента которого соединен с вторыми входами четверто го элемента ИЛИ н-второго элемента И, вторые входы пятого элемента ИЛИ и третьего элемента И соединены с входом восьмого разряда аргумента устройства.

Источники инФормации, принятые во внимание прн экспертизе

1. Авторское свидетельство СССР

Р 605211, кл. 6 Об F 7/556, 1979.

2. Авторское свидетельство СССР по заявке Р 2817788/18-24, кл. G Об F 7/556„ 17.07,79 (прототиП).