Мультиплицированная измерительная система

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик ои972654 (61) Дополнительное к авт. свид-ву (22) Заявлено 02.11.78 (21) 2681104/18-21 с присоединением заявки N (23) Приоритет—

Опубликовано 071182.Бюллетень йо 41! и}М.К .

Н 03 К 13/02

Госуларствеиный комитет

СССР оо пелам изобретений и открытий (53) УДК681. 325 (088.8) Дата опубликования описания 07. 11.82 (72) Автор изобретения

E. Д. Баран

Новосйбирский электротехнический институт (71) Заявитель (541 МУЛЬТИПЛИЦИРОВАННАЯ ИЗМЕРИТЕЛЬНАЯ СИСТЕМА

Изобретение относится к измерительной технике и может быть использовано для одновременного преобразования в код непрерывных сигналов,поступающих от совокупности датчиков.

Известна мультиплицированная измерительная система, содержащая в каждом канале компаратор, интегратор, сумматор, ключ, регистр,. блок управления каналом, выход которого через цифроаналоговый преобразователь соединен с входом сумматора и ключом, а вход — с выходом генератора импульсов (1j.

Недостатком устройства является низкое быстродействие.

Известна мультиплицированная измерительная система, содержащая компараторы, выходы которых через блок управления соединены со счетчиком, выходы которого через цифроаналоговый преобразователь соединены с входами компараторов (2).

Недостатком устройства является низкое быстродействие.

Целью изобретения является повышение быстродействия.

Указанная цель достигается тем, что в мультиплицированную измерительную систему, содержащую цифроаналоговый преобразователь и и каналов преобразования, каждый из которых выпол-, нен на компараторе, первый вход которого соединен с соответствующей входной шиной, введены инвертор, элемент

ИЛИ, дополнительный компаратор, дополнительный интегратор, дополнительный регистр сдвига, генератор монотонно изменяющегося напряжения, а в каждый канал введены триггер, интегратор, переключатель, регистр сдвига, при этом выход генератора монотонно изменяющегося напряжения соединен с входом инвертора, первым входом дополнительного интегратора и первыми входами переключателей, вторые входы которых соединены с выходом инвертора, причем первые входы ин. еграторов соединены с первым входом генератора монотонно изменяющегося напряжения, вторым входом дополнительного интегратора и R-входом дополнительного регистра сдвига, С- вход которого соединен с выходом элемента ИЛИ и

С-входами триггеров и регистров сдвига, а выход через цифро-аналоговый преобразователь соединен с первым входом дополнительного компаратора, второй вход которого соединен с выходом дополнительного. интегратора, 972654 включается генератор 1. На выходах

)(! генератора 1 и:инвертора. 2 формируются равные по амплитуде, но разные по знаку монотонно изменяющиеся напряжения, соответственно падающее и возрастающее. В соответствии с положением переключателей 11 в интеграторах 9 всех каналов начинается накопление зарядов, причем выходное ! напряжение интегратора совпадает по знаку с измеряемым напряжением в

2О (этом же канале.

Одновременно в интеграторе 3 начинается интегрирование монотонно уменьшающегося напряжения, поступающего с выхода генератора 1.

Как только напряжение на выходе интегратора 3 станет равным

11

U =, U (t) dt = Б /2 ьо срабатывает компаратор 4. В момент

С1 заканчивается первый такт преобразования.

Если постоянные времени всех интеграторов 9 и 3 выбираются равными, то выходные напряжения интеграторов

35 к концу первого такта преобразования по модулю равны. Компенсирующие напряжения на выходах интеграторов к момен-. ту времени й1 равны ф„. =(!"" ",,a знак

О / х

40 компенсирующего нанряжения равен знаку измеряемого напряжения в этом канале

5О

65 и код — с первым входом элемента

iiЛ, второй вход которого соединен с р 1орым входом генератора монотонно и1меняющегося напряжения, при этом еаждом канале выход компаратора

e-. e.eåäèHåH с D-входом триггера, выход 5 которого соединен с D-входом регистра сдвига и управляющим входом переключателя, выход которого через интегратор соединен с вторым входом компаратора.

На фиг. 1 приведена структурная электрическая схема системы;на фиг.2 временные диаграммы работы.

Система содержит генератор 1 монотонно изменяющегося (в рассматриваемом случае — уменьшающегося). напряжения, инвертор 2, интегратор

3, компаратор 4, цифроаналоговый преобразователь 5, регистр 6 сдвига, элемент ИЛИ 7, в каждом канале компаратор 8, интегратор 9, триггер

10, переключатель 11, регистр 12 сдвйга.

В исходном состоянии выходные напряжения всех интеграторов 3 и 9 генератора 1 и инвертора 2 равны нулю, регистр 6 установлен в "0", триггеры 10 и регистры 12 установлены в произвольное состояние.

Положим, что при разности входных напряжений компаратора ьU.=U U - 0 сигнал на выходе комп@ратора ранен уровню логической "1"; а при h U. 0 равен нулю. В исходном состоянии компенсирующие напряжения Uee„. снимаемые с выходов интеграторов 9, равны нулю, выходные сигналы компараторов

8 определяются знаком измеряемых напряжений. Выходной сигнал компаратора 4 равен "1" при U — U0> 0 и равен "0" при U - U < 0 (U3 — вы3 О ходное напряжение интегратора 3, U<образцовое напряжение на выходе цифроаналогового. преобразователя 5).

Работу устройства рассмотрим на примере измерения положительных напряжений (фиг. 2) .

Измерение начинается по сигналу

"Пуск". Причем по переднему фронту импульса пуска через элемент ИЛИ 7. в триггеры 10 записываются сигналы с выходов соответствующих компараторов 8 — знак измеряемых напряжений.

В соответствии с этим изменяется положение переключателей 11 так, что при (!!!1. 0 вход i-го интегратора через i-тый переключатель оказывается подключенным к выходу источника отрицательного опорного напряжения к выходу генератора 1. Так как вы- ходное напряжение интегратора инверсно входному, то компенсирующее напряжение, формируемое интегратором, оказывается того же знака, что и измеряемое.

Передним фронтом импульса запуска через элемейт ИЛИ 7 в первый (старший) разряд общего для всех каналов регистра 6 сдвига записывается "1". При этом включается старший разряд цифроаналогового преобразователя 5, с выхода которого напряжение, равное половине максимального измеряемого Uoa = Unlax/2 подается на второй вход компаратора 4.

Задним фронтом импульса запуска

sign U<Ä = sign U>Ä. (1) (1) (1)

В тех каналах, где U!(Ъ Ц„,д0 з 0 компараторы не изменяют состояния.

В каналах, где U < U 1 âûõoäíoé сиг. (1) нал компаратора изменится до окончания такта. В момент времени t перепадом напряжение с выхода компаратора 4 через элемент ИЛИ 7 выходные сигналы компараторов 8 записываются в триггеры 10,переключатели 11 устанавливаются в положение, определяемое знаком разности Ь(!1 = U>. - U " так, (11 чтобы в следующем такте к входу интеграторов оказалось подключенным напряжение, знак которого противоположен знаку ЬФ

Сигналом с выхода элемента ИЛИ 7 код знака переписывается иэ триггеров 10 в регистры 12.

Перепад напряжения с выхода схемы

ИЛИ в момент времени tg поступает т кже на синхровход С регистра 6.

972654

Поэтому и началу второго такта преобразования в первых двух (старших) разрядах регистра будет записана "1" (код в регистре б N<, = 1100....00).

При этом с выхода цифроаналогового преобразователя 5 на второй вход компаратора 4 поступает образцовое на-! пряжение 0 = - -"- + >U

r—

02 + p< компаратор 4 верйется в исходное состояние "0".

Во втором такте продолжается, интегрирование напряжения U< интегра тором 3 до момента t, когда вновь станут равны напряжения U = V о ф,д

U =/ ц (t)dt = уах+ -pê о одновременно производится интегри° рование напряжения генератора 1 (инвертора 2) интеграторами 9 в каналах.

Эа время второго такта (й - t<) в интегратора поступит такой заряд электричества, при котором напряжение на выходах интеграторов 9 к моменту и изменяется на Ux«a /4.

Причем, если в момент Йл разность - х

Ощи

,<„„- — — — ро,, то компаратор 8i установится в "1", триггер 10i тоже в "1" переключатель 11i установится в положение, при котором к входу интегратора будет приложено напряжение с выхода генератора 1 (отрицательное), поэтому к концу второго такта напряжение на входе j-го интегратора станет равным (z) 1< „ц„

Аналогично, если в 3-том канале в момент времени йл разность 6. ф =

Urn x= О„- — - - <0, то j -тый компаратор установится в "0", j-тый триггер установится в "0", переключатель, управляемый этим триггером, окажется в положении, при котором на j-тый интегратор во втором такте будет подано положительное напряжение от инвертора 2. Поэтому к концу второго такта (в момент t ) компенсирующее напряжение на выходе

j-ro инвертора будет равно

4 Um

Uxj = — р—

В соответствии с новым значением знака разности в момент времени t2 производится перепись выходного сигнала компараторов 8 в триггеры 10, а положение переключателей изменяется таким образом, чтобы к входу интеграторов 9 было приложено напряжение, при воздействии которого разность между измеряемым и компенсирующим напряжениями в течение третьего такта уменьшалось. Предыдущие состояния триггеров в момент t< переписываются в соответствующие регистры (реэультат первого такта преобразования). Аналогично происходит уравновешивание на всех последующих тактах.

Причем с увеличением номера такта модуль разности между измеряемыми и компенсирующими напряжениями в каждом канале стремится к нулю.

«< Таким образом, во всех каналах одновременно путем порязрядного урав.новешивания осуществляется преобразование измеряемых напряжений в код.

Компенсирующие напряжения формиру15 ются в каждом канале независимо при интегрировании монотонно изменяющихся опорных напряжений, поступающих с выходов генератора 1 и инвертора

2. Длительность такта преобразования

20 строго не фиксируется и определяется значением заряда электричества, передаваемого от генератора к интеграторам 3 и 9. На каждом последующем такте значение заряда уменьшается вдвое.

25 При равных значениях постоянных времени интеграторов во всех каналах приращения компенсирующих напряжений на выходах интеграторов 8 с увеличением номера такта также уменьшаются вдвое.

Дозировка заряда осуществляется с помощью интегратора 3, компаратора

4, цифроаналогового преобразователя

5 и регистра б. Причем интегрирование одного из опорных напряжений (Ц ) происходит одновременно в интеграторах, формирующих компенсирующие напряжения (9), и в интеграторе 3.

Поступление необходимого количества электричества фиксируется в момент, 40 когда приращение напряжения на выходе интегратора 3 (U ) станет равъ ным приращению образцового напряжения (Up), снимаемого с выхода цифроаналогового преобразователя 5. При по45 разрядном уравновешивании по двоичному основанию эти приращения задаются в виде ряда значений убывающей гео.метрической прогрессии со знаменате(<<чис х Оыах U ax i

Я. 4 Р )

50 В устройстве для повышения быстродействия не производится сброс (разряд) интегратора 3 rxо окончании каждого такта, осуществляется непрерывное интегрирование в течение всего цикла

55 преобразования.фиксация моментов поступления заданного количества электрйчества происходит путем сравнения напряжения с выхода интегратора 3 и выходного напряжения цифроаналогового щ преобразователя, значения которого с помощью регистра б задаются равными последовательным значениям суммы членов геометрической прогрессии.

Определим длительностью одного

65 цикла преобразования в предположеI

972654

Ц »ох

1 2tq нии, что U„ = - U» = const. Причем значение опорного йапряжения таково, что длительность первого такта н предлагаемой системе равна длительности первого такта t в обычном аналогоцифровом преобразователе (MIII) поразрядного уравнонешивания. (Заметим, что длительности всех тактов уравновешивания в АЦП, как правило, равны а общее зремя преобразования в

AIIII Т„„д = mt„, где m - число разрядов).

Длительность первого такта в предлагаемом устройстве равна времени за которое выходное напряжение какого-либо интегратора изменится на

U 2:

vrtox /

"-, =,3 ., и

Иэ этого равенства находим требуемое значение U

Длительность второго такта в предлагаемом устройстве равна времени, за которое выходное напряжение интеграторов изменится на

Umox 1 U x >.

Откуда

2t г „

Очевидно, что длительность 1 — òîãî такта t(ea)g= „, а общее время

Ь преобразования предлагаемой системы ра,вно т с1 t ° (1 7+

1 +х

1 1

+ 7t °, + -Уж) < Zt„

Если опорные напряжения сделать монотонно изменяющимися, а не постоянными, то быстродействие предлагаемого преобразователя более увеличится.

В сравнении с мультиплицированной системой развертывающего уравновешивания длительность одного цикла измерения в предлагаемой системе в К v = а, .

=2 /2™ t раз меньше. Обычно х — ; поэтому вйигрыш в быстродействйи получается весьма значительным

Кр = Z "/m

ЗО

Формула изобретения

Мультиплицированная измерительная система, содержащая цифроаналоговый преобразователь, и каналов преобразо. вания, каждый из которых выполнен на компараторе, первый вход которого соединен с соответствующей входной шиной, отличающаяся тем, что, с целью понышения быстродействия, в нее введены иннертор, элемент

ИЛИ, дополнительный компаратор, дополнительный интегратор, дополнительный регистр, генератор монотонно изменяющегося напряжения, в каждый канал преобразования введены триггер, интегратор, переключатель, регистр сдвига, при этом выход генератора монотонно изменяющегося напряжения соединен с входом иннертора, первым входом дополнительного интегратора и первыми входами переключателей, вторые входы которых соединены с выходом иннертора, причем первые входы интеграторов соединены с первым входом генератора монотонно изменяющегося напряжения, вторым входом дополнительного интегратора и К-входом дополнительного регистра сдвига, С-вход которого соединен с выходом элемента ИЛИ и С-входами триггеров и регистров сдвига, а выход через цифроаналоговый преобразователь соединен с первым входом дополнительного компаратора, второй вход которого соединен с выходом дополнительного интегратора, а выход — с первым входом элемента ИЛИ, второй вход которого соединен с вторым входом генератора монотонно изменяющегося н.— пряжения, при этом в каждом. канале выход компаратора соединен с D-входом триггера, выход которого соединен с

D-входом регистра сдвига и управляющим входом пепеключателя, выход которого через интегратор соединен с вто. рым входом компаратора.

Источники информации, принятые во внимание при экспертизе

1. Смолов B.Á. Полупроводниковые кодирующие и декодирующие преобразователи. Л., "Энергия",.1967, с. 137, 138.

2. Цапенко М.П. Измерительные информационные систегж. М., "Энергия", 1974, с. 163 (прототип).

972654

Ыюс

Юус /а

Sign ujfcc

Составитель A. Титов

Редактор Аг. Шандор Техред T.Ôàíòà Корректор В. Прохненко

Эаказ 8534/48 Тираж 959 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4