Цифровой регулятор

 

О П И С А Н И Е <,974336

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социапистическкх

Респубпик (6l ) Дополнительное к авт. спид-ву (22) Заявлено 24.04. 81 (21) 3283184/18-24 с присоединением заявки ¹ (23) Приоритет (51)М. Кл.

0 05 В 11/26

3Ьеударстеенный комитет по делим изобретений и открытий

Опубликовано 15 .11.82, Бюллетень № 42 (53) УДК 62- 0 (o88.8) Дата опубликования описания 17.11,82!

/ t

Ъ.

1 4

Институт электродинамики АН УфьаМ 1си9й CCP / (72) Авторы изобретения (71) Заявитель (54) ЦИФРОВОЙ РЕГУЛЯТОР

Изобретение относится к автоматике и может быть использовано в системах управления различными динамическими обьектами, например, в системах автоматического регулирования тех" нологическими процессами на электростанциях.

Известен цифровой регулятор, со-. держащий три регистра, соединенные с сумматором, блок настройки, соединен- 0 ный с одним из регистров, блок знака, соединенный первым входом с пер" вой входной шиной устройства и выходом - с входом сумматора, запоминающее устройство, подключенное к одному д из регистров, блок команд, соединенный со всеми блоками устройства (1 1, Недостатками такого циФрового регулятора являются его относительнаЯ сложность и ограниченные функциональ- 20 ные возможности.

Наиболее близким техническим решением к предлагаемому является цицеро" вой регулятор, содержаций блок наст" ройки, состоящий из первого и второго регистров, блок знака, первый элемент И, второй элемент И, последовательно соединенные блок .синхронизации, третий элемент И, первый триггер, четвертый элемент И, первый блок дополнительного кода, первый сумматор, второй сумматор, третий регистр,элемент задержки, второй блок дополнительного кода, пятый элемент И, первый элемент .ИЛИ, четвертый регистр, шестой элемент, последовательно соединенные седьмой элемент И, второй триггер, восьмой элемент И, третий блок дополнительного кода, последовательно соединенные третий триггер, девятый элемент И, второй элемент ИЛИ, последовательно соединенные четвертый триггер, десятый элемент И, третий элемент ИЛИ, пятый регистр, второй вход которого соединен со вто (рыми входами первого, второго, тре974336 тьего, четвертого регистров и шестым выходом блока синхронизации, первый выход .которого соединен со вторыми входаии первого, второго, третьего

-iр.1г е,>ов, второй выход - с первым s входом седьмого элемента И, третий выход - с первым входом третьего триггера, четвертый выход - со вторым входам четвертого триггера, пятый выход " с третьиМ входом блока знака, 10 второй выход которого соединен со вторыми входами первого и второго блоков дополнительного кода, третий выход - со вторым входом третьего блока дополнительного кода, второй вход - с выходом,второго сумматора, второй вход которого соединен с выхо-, дом второго элемента ИЛИ, второй вхо 1 которого соединен с выходом первого элемента И, первый вход которого соединен с выходом элемента задержки, второй вход - со вторым выходом третьего триггера, первый выход четвертого триггера соединен со вторым входом пятого элемента И, второй вы- 25 ход - с первый входом второго злемен" та И, третьим .входом девятого элемента И и вторым входом шестого элемента И, выход которого соединен со вторым входом первого элемента ИЛИ, вы- э0 ход которого соединен со вторым входом третьего элемента И, выход второго элемента И соединен со вторым входом третьего элемента ИЛИ„ выход третьего блока дополнительного кода соединен со вторым входом первого сумматора, выход первого регистра соединен с его первым входом и втофЬм входом четвертого элемента И, выход второго регистра соединен с его первым входом и вторым входом восьмого элемента И, выход третьего регистра соединен с третьим входом девятого элемента И (2 2

Иедостатками известного устроист ва являются относительная сложность и воэможность формирования законов управления только первого порядка, что ограничивает его функциональные возможности °

Цель изобретения - упрощение и расширение функциональных воэможностей °

Поставленная цель достигается тем, что в устройстве выход третьего элемента ИЛИ соединен со вторым входом седьмого элемента И, выход пятого регистра соединен со вторым входом второго элемента И, первый выход блока синхронизации соединен с первым входом четвертого триггера, второй выход которого соединен с третьим входом первого элемента И.

На фиг. 1 изображена структурная схема цифрового регулятора, на фиг.2структурная схема блоков знака и . синхронизации.

Цифровой регулятор содержит блок настройки 1, состоящий из двух регистров 2 и 3, три регистра 4-6, два сумматора 7 и 8, блок знака 9, блок синхронизации 10, три блока дополнительного кода 11-13, четыре триггера 14-17, элемент задержки 18, три элемента ИЛИ 19-21, десять элементов И 22-31.

Цифровой регулятор имеет две входные шины 32,и 33 и две выходные ши" ны 34 и 35, а также шины 36-38 ввода данных в регистры 1-3 соответственно и шины 39 и 40 ввода данных в ре1гистры 30 и 31 блока настройки 6.

Блок знака 9 (фиг. 2) содержит два двухразрядных регистра сдвига .41 и 42, четырехразрядный статический регистр 43, четыре элемента

ИСКЛЮЧАЮЦЕГ ИЛИ 44-47, четыре элемента И 48-51, два элемента ИЛИ 52 и 53, две входные шины 32 и 54, три выходные шины 34, 55 и 56, три шины 57-59 ввода данных в регистры 41-43 соответственно. Шины 32 и 54 являются первым и вторым входами, а шины 34, 55 и 56 - первым, вторым и тре" тьим выходами блока знака 7 соответственно.

Блок синхронизации 10 (фиг. 2) содержит генератор тактовых импульсов 60, делитель частоты 61, элемент задержки 62, триггер 63 со счетным входом, делитель частоты 64, шины 65-69, являющиеся первым, вторым, третьим, четвертым и шестым выходами блока синхронизации 10 соответственно.

Цифровой регулятор вырабатывает регулирующее воздействие для каждого

1 -го цикла управления согласно рекуррентному соотношению у »Лу + ЬМ +сх +эх (1)

1 j-1 -2 1 1 1 .де У„,У „,У; - значения регулирующего воздействия на 1, i- 1;

1-2 циклах управления;

Х„,Х;»,- значения рассогласоввния на 1 и 1 - 1 циклах управления;

5 97433

A,Â,Ñ и D - постоянные коэффициен» ты, значения которых. зависят от вида закона управления или передаточной функции регу- S лятора, шага квантования по времени, коэффициента усиления и постоянных времени.

Настройка цифрового регулятора осу.1© ществляется заданием постоянных коэффициентов А,O, С и 2 и начальных условий У„.ь У -2и Х„.1

Соотношение (1) для двоичных пере" менных принимает следующий вид

20 (- )-4(PQ + ВМ ° . +С Х ° „+2Х), )(2 )

-j=4 где S и у . - двоичные переменные разряда величин

".;«„и „.» соответствен" но;

Х и 1 двоичные переменные разряда величин Х; и Х; „соответственно.

Настройка цифрового регулятора выполняется следующим образом.

Регистр сдвига 4 содержит и -1 разряд и дополняется элементом задержки 16 до и разрядов. В регистр 4 по шине 36 записывают в прямом или дополнительном коде, если „..1с О, последовательный h разрядный двоичный код

1/, ; 3$ начального условия .;

В регистры сдвига 5 и 6, содержащие по 2 л -1 разряд каждый, записывают по шинам 37 и 38 последовательные и-1 разрядные двоичные коды абсолютных значений начальных условий I У1 2l и IХ1„!соответственно. Если значения начальных условий рассогласования и управляющего воздействия не нулевые, то они вводятся, например, от цифро" вой.- вычислительной машины централизованного управления.

В регистры сдвига 2 и 3 блока настройки 1, содержащие по 2п разрядов каждый, записывают по шинам 39 и 40 например, от цифровой вычислительной машины централизованного уп" равления последовательные и -разрядные двоичные коды коэффициентов А, В и С, 9 соответственно, которые соответствуют требуемому закону управления.

Знаки коэффициентов А, В, С и 1) записывается по шине 59 в четырехразрядный регистр 43 блока знака 9

6 6 (фиг. 2). Знаки начальных условий У; „ и У1 записываются по шине 57 в двухразрлдный регистр 41 блока знака 9.

Знак начального условия Х;»„записывается по шине 58 в первый разряд двухразрядного регистра 42 блока знака 9.

Цифровой регулятор работает следующим образом.

Генератор тактовых сигналов 60 (фиг. 2) блока синхронизации 10 вырабатывает на его шестом выходе последовательность импульсов частоты, которая поступает на входы синхронизации 2 регистров сдвига 2-6, а также делится делителем 61 в n раз и затем. задерживается элементом задержки 67 на один период тактовой частоты. По-, следовательность импульсов частоты

f/h на выходе делителя 61 (первый выход блока синхронизации 10) задает

h""ûå такты работы устройства, а последовательность импульсов на выходе элемента задержки 62 (второй выход блока синхронизации 1П} синхронизирует первые такты работы устройства с периодом n /f.

Триггер 63 со счетным входом выполняет деление на два частоты выходной последовательности импульсов элемента задержки 62, формируя последовательность импульсов частоты f /2h, на "третьем выходе блока синхронизации 10. Эта последовательность им пульсов делится делителем 64 в и-1 раз, на выходе которого (четвертый выход блока синхронизации 10) корми« руется последовательность импульсов частоты 1/2п (и-1), период следования которой определяет время одного цикла управления.

В исходном состоянии кв триггеры

14-17 находятся в нулевом состоянии. I

Ци кл формирования си гнала управления начинается после установки триггера 17 в единичное состояние импуль" сом с четвертого выхода блока синхро- низации 10. Сигнал прямого выхода 1 триггера 17 открывает элементы И 79 и 31, а сигнал его инверсного выхода 2 закрывает элементы И 22, 23, 28 и.30. Двоичный код начального условия

У1.<,- начиная с младшего разряда, сдвигается из регистра 4 через элемент задержки 18 на один такт, блок дополнительного кода 13, элементы И 31 и ИЛИ 21 в регистр 5, в котором в это время двоичный код начального усло"

7 974336 8 вия ."1 сдвигается из старших разрядов в n" 1 младшие разряды.

Блок дополнительного кода 13 управляется сигналом второго выхода блока знака 9 так, что прямой код пропуска- 5 ется без изменения, а дополнительный код регистра 4 преобразуется в прямой код. Таким образом, в я старшие разряды регистра 5 записывается двоичнй код абсолютной величины-начального условия 1. 1- 4.

Сигнал младшего разряда величины

I „q I с выхода элемента ИЛИ 21 поступает на второй вход элемента И 2, на первый вход которого поступает им- 1 пульс второго выхода блока синхронизации 10. 8 случае единичного сигнала младшего разряда величины I У „ эле-. мент И 25 срабатывает и импульс второго выхода блока синхронизации 10 устанавливает триггер 15 в единичное состояние, По шине 33 поступают последовательно, начиная с младшего разряда, сигналы двоичного кода абсолютного значенил входной величины IХ;1, которые через элемент И 29 и ИЛИ 20 записываются в и старших разрядов регистра 6. 8 регистре 6 в это время двоичный код начального условия IМ;„!сдви- ЗО гается из старших разрядов в и -1 младшие разряды. Сигнал знака входной величины Х ° записывается по шине 32 в

1 первый разряд регистра сдвига 42 блока знака 9 по импульсу четвертого выхода блока синхронизации 10, кото рый осуществляет сдвиг знака начального условия величины Х;„из nepaoro раэрлда регистра 42 во второй разряд.

Гигнал младшего разряда величины 4о

IX . I с выхода элемента ИЛИ 20 поступает на второй вход: элемента И 24.

8 случае единичного сигнала младшего раэрлда величины Ill i ýëåìåíò И 24 срабатывает по импульсу второго выхода блока синхронизации 10 и триггер 16 устанавливается в единичное состояние.

Триггеры 15 и 16 в единичном состоянии открывают элементы И 26 и

27 соответственно, через которые с выходов регистров 2 и 3 блока настройки 1 последовательно, начиная с младших разрядов, сдвигаются двоичные коды коэФфициентов А и С соответственно, Коэффициент А поступает через блок дополнительного кода 11 на первый вход сумматора 8 и в прямом или дополнительном коде в зависимости от знака произведения А У1 <, сигнал которого действует на втором выходе блока знака 9. Сигнал знака величины А У -1форми рует ся элементом ИСКЛЮЧАЮГ Е Е ИЛИ 44, на входы которого поступают сигналы выходов первых разрядов регистров 41 и 43, где хранятся знаки величин У н и А соответственно. Сигнал знака величины A „1с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 44 поступает через элементы И 48 ИЛИ 52 на шину 55 второго eblхода блока знака 9.

КоэфФициент С поступает через блок дополнительного кода 12 на второй вход сумматора 8 в прямом или дополнительном коде в зависимости от эна" ка произведения С N„, сигнал которого формируется элементом ИСКЛЙЧАЮЩЕE

ИЛИ 46, на входе которого поступает сигнал знака величины Х; с выхода первого разряда регистра 42 и сигнал знака коэффициента Г с выхода третьего разряда регистра 43 блока знака 9 °

Сигнал знака величины С X с выхода элемента ИСКЛЮЧАНГ!ЕЕ ИЛИ 46 через элемент И 0, открытый сигналом инверсного выхода триггера 63, и элемент ИЛИ 53 поступает на третий выход блока знака 9.

Таким образом, на входы последовательного одноразрядного двоичного сумматора 8 поступают в:прямом или допол" нительном коде последовательно во времени, начиная с младшего разряда, двоичные коды коэффициентов A и Г, алгебраическая сумма которых поступает на первый вход последовательного одноразрядного двоичного сумматора 7, 8 это время на втором входе сумматора 7 действует сигнал логического нуля, так как элементы И 22 и 23 закрыты сигналом инверсного выхода 2 триггера 17.

Алгебраическая сумма коэффициен" тов А и С с выхода одноразрядного последовательного сумматора 7 записывается, начиная с младшего разряда, в регистр 4.

Спустя и тактов после установки триггера 17 в единичное состояние триггеры 15"17 сбрасываются в нулевое состояние импульсом nepaoro выхода блока синхронизации 10. Триггер 17 в нулевое состояние закрывает. элементы И 29 и 31 сигналом прямого выхода 1 и от крывает элементы И 22, 23, 28 и 30 сигналом инверсного выхода 2.

97433

Элементы И 28 и 30 подключают выходы регистров 5 и 6 к их входам соответственно. Цепи циркуляции кодов в регистрах сдвига 5 и 6 замыкаются,через элементы И 28 и И 30 соответствен 5 но.

Элемент И 23, открытый сигналами инверсных выходов 2 триггеров 14 и l7 подключает выход регистра 1 через элемент задержки 18 ко второму входу сум.10 матора 7, что обеспечивает в течение следующих и тактов поступление на второй вход сумматора 7 двоичного кода алгебраической суммы коэффициентов А + С. 15

8 следующем такте после возврата триггера 17 в нулевое состояние с выходов регистров 5 и 6 сдвигаются младшие разряды величин У;

В случае единичных кодов в младших разрядах величин "„. !и I (; л элементы И 25 и 24 срабатывают по импульсу второго выхода блока синхронизации 10, что приводит к установке триггеров 15 5 и 16 соответственно в. единичное состояние. Сигналы прямых выходов триггеров 15 и 16 открывают соответственно элементы И 26 и 27, через которые с выходов регистров ? и 3 блока на- 30 стройки 1 сдвигаются двоичные коды коэффициентов В и Д соответственно. Двоичные коды коэййициентов В и Д преобразуются соответствующими блоками дополнительноГо кода 11 и 12 и поступа- З5 ют последовательно, начиная с младшего разряда, в прямом или дополнительном коде на входы сумматора 8.

Управление преобразованием блоками дополнительного кода 11 и 12 осу- 40 ществляется по сигналам второго и третьего выходов блока знака 9 соответственно. Сигнал знака произведения

8 У; формируется элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 45, на входы которого посту- 45 пают выходы вторых разрядов регистров 41 и 43 блока знака 9, где хра, нятся знаки величин У„2и В соответ.ст вен но. С вы хода элемента ИСКЛЮЧАЮ-!

ЦЕЕ ИЛИ 45 сигнал знака величины 8

У; через элементы И 49, ИЛ!1 52 поступает на шину 55 второго выхода блока знака 9.

Сигнал знака произведения Д X>-q формируется элементом ИСКЛЮЧАЮЩЕЕ

ИЛИ 47 по сигналам выходов второго и четвертого разрядов регистров 42 и 43 блока знака 9. С выхода элемента ИСКгИЧАЮИЕЕ ИЛИ 47 сигнал знака

6 10 произведения Д Х„лсчитывается через элементы И 51, !1ЛИ 53 на шину 56 третьего выхода блока знака 9.

Прямой или дополнительный код ал- гебраической суммы коэффициентов В и Д выхода сумматора 8 поступает на первый вход сумматора 7, на второй вход которого с выхода регистра 4 через элемент задержки 18, элеменгы И 23 и ИЛИ 19 сдвигается двоичный .код алгебраической суммы коэффициентов A и С, с выхода сумматора 7 двоичный код алгебраической суммы коэффициентов А, В, С и Д записывается в регистр 4.

Таким образом, за 2гл тактов после начала цикла в регистре 4 накапливается алгебраическая сумма коэффициентов А, 8, С и Д, после чего триггер 14 устанавливается в единичное состояние импульсом третьего выхода блока синхронизации 10. Триггер 14 в единичном состоянии открывает сигналом прямого выхода 1 элемент И 22 и блокирует элемент И 23 сигналом инверсного выхода 2. К моменту сдвига второго раз. ряда алгебраической суммы коэффициентов А, В, С и Д с выхода регистра 4 элемент И 22 подключает выход регистра 4 ко второму входу сумматора 7.

В это время с выходов регистров 5 и

6 сдвигаются вторые разряды велиичин

l У; „!и X;I соответственно. В случае единичных кодов во вторых разрядах величин !".; 1lи IX;I срабатывают элементы И 25 и 24, выходные сигналы которых устанавливают триггеры 15 и

16 в единичное состояние. * !

Двоичные коды произведения коэффициентов Л и С на двоичные переменные вторых разрядов величин и I XÄ l соответственно преобразуются в прямой или дополнительный, код блоками 11 и 12 соответственно. Затем эти коды суммируются сумматором 8, сигнал суммы которого суммируется сумматором 7 с двоичным кодом алгебраической суммы коэффициентов А, В, С м Д, сдвигаемой с выхода регистра 4, начиная со второго разряда.

Следовательно установка триггера 14 в единичное состояние приводит к сдвигу на один разряд накопленной суммы коэффициентов в регистре 4, обеспечивая этим выполнение операции умножения на два. Спустя ь тактов после ус-, тановки триггера 14 в единичное состояние сигнал первого выхода блока

Цифровой регулятор можно использовать и для формирования линейных

О, интегро-дифференциальных законов управления любого порядка, для чего не" обходимо представить закон управления в виде произведения элементарных передаточных функций, рассчитать их параметры и начальные условия и соединить последова.ельно ряд одинаковых регуляторов цифровых. В этом случае выходные шины 34 и 35 каждого предыдущего цифрового регулятора подключаются соответственно к входным шинам 32 и 33 последующего цифрового регулятора. Причем синхронизация работы всего ряда из нескольких одинаковых цифровых регуляторов, реализующих каждый свою передаточную функцию, осуществляется от одного и того же блока синхронизации 8 и поэтому в этом случае не требуется дополнительных затрат оборудования. формула изобретения l1 9743 синхронизации 10 возвращает триггер 14 в нулевое состояние, в котором oGecпечивается подключение элементом И. 23 выхода регистра 4 через элемент за° держки на такт 16 ко второму входу 5 сумматора 7. В это время на первый вход сумматора 7 с выхода сумматора 8 поступает двоичный код алгебраической суммы произведения коэффициентов В и д на двоичные переменные вторых рав-1в рядов величин !У и.! Х;„!соответственно, которая формируется таким же образом, как в предыдущие,н тактов

Формировалась алгебраическая сумма . произведения коэффициентов А и С на 1 двоичные переменные вторых разрядов величин lY;

Сумматор 7 суммирует накопленную сумму коэффициентов в регистре 4 с алгебраической суммой произведения ко- 20 эффициентов В и Д на двоичные переменные вторых разрядов величин У; и Х;l соответственно и результат суммирования записывается в регистр 4.

В дальнейшем формирование регулирую- 21 щего воздействия выполняется аналогичным образом Каждые 2 и тактов в кольцевых регистрах 5 и 6, содержащих

2л-1 разряд, происходит сдвиг выходного сигнала относительно выход- 30 ных сигналов блока синхронизации 10, что приводит к совпадению на входах элементов И 25 и 24 с импульсом втоо рого выхода блока синхронизации 10 следующих разрядов величин У; ql, l X;l и У! 1, 1Х„ qual. Переключение триггером 14 цепи циркуляции кодов регист.-. ра 4 с и разрядов (c выхода элемента задержки 16 íà и -1 разряд (с выхода регистра 4! обеспечивает сдвиг,,щ информации в регистре 4 на один разряд относительно выходных сигналов блока синхронизации 10.

Спустя 2л (> -1),такт после начала цикла формирования сигнала управления в регистре 4 накапливается в

;,прямом или дополнительном коде и старших разрядов выходной величины ."1, знаковый и -ый разряд, которо" с вы хода сумматора 7 поступает на второй вход блока знака 9 (шина 54) и сдвигается lo сигналу, действующему HG шине 68 блока синхронизации 10, в первый разряд регистра сдвига 41, из первого разряда которого в это время во второй разряд сдвигается знак величины .";<

К моменту начала второго цикла формирования сигнала управления в и -1

36 старших разрядах регистров 5 и 6 содержатся двоичные коды величин 1 У1 и Х!!соответственно.

Формирование сигнала управления во втором и всех последующих циклах выполняется аналогичным образом, но с новых начальных условий, которые автоматически формируются в предыду щем цикле.

Из состава известного ранее цифрового регулятора исключены регистр,,элемент И и элемент задержки. Причем эффект упрощения достигается совместно с эффектом расширения функциональных воэможностей, так как предлагаемый . цифровой регулятор позволяет формировать законы управления как первого, так и второго порядка в зависимости от выбора А,В, С, 2 параметров, соответствующих требуемой передаточной функции, и настройки цифрового регулятора.

Цифровой регулятор, содержащий блок настройки, состоящий из nepaoro и второго регистров, блок знака, первый элемент И, второй элемент И, последовательно соединенные блок синхронизации, третий элемент И, первый триггер, четвертый элемент И, первый блок дополнительного кода, первый сумматор, второй сумматор, тре97433б 14 и с первым входом второго элемента И, третьим входом девятого элемента И и и вторым входом шестого элемента И, выход которого соединен со вторым входом первого элемента ИЛИ, выход которого соединен со вторым входом третьего элемента И, выход второго элемента И соединен со вторым входом третьего элемента ИЛИ, выход третьего н-10 блока дополнительного кода соединен со вторым входом первого сумматора, е- выход первого регистра соединен с его первым входом и вторым входом четвертого элемента И, выход второго с- б регистра соединен с его первым вхор- дом и вторым входом восьмого элемента И, выход третьего регистра соединен ь- с третьим входом девятого элемента И, отличающийся тем, что, 20 с целью упроц ения и расширения функциональных возможностей регулятора, IM выход третьего элемента ИЛИ соединен со вторым входом седьмого элемен-

ai, та И, выход пятого регистра соединен

2$ со вторым входом второго элемента И, первый выход блока синхронизации сЬедиЮ нен с первым входом четвертого триггера, второй выход которого соединен с третьим входом первого элемента И.

l3 тий регистр, элемент задержки, второ блок дополнительного кода, пятый"эле мент И, первый элемент ИЛИ, четверть регистр, шестой элемент И, последова тельно соединенные седьмой элемент И второй триггер, восьмой элемент И, третий блок дополнительного кода, последовательно соединенные третий триггер, девятый элемент И, второй элемент ИЛИ, последовательно соедине ные четвертый триггер, десятый элемент И, третий элемент ИЛИ, пятый р гистр, второй вход которого соединен со вторыми входами первого, второго третьего, четвертого регистров и ше тым выходом блока синхронизации, пе вый выход которого соединен со вторыми входами первого, второго, трет его триггеров, второй выход " c nep вым входом седьмого элемента И, тре тий выход — с первым входом третьего триггера, четвертый выход - со вторь

Входом четвертого триггера, пятый выход - с третьим входом блока знак второй выход которого соединен со вторыми входами первого и второro блоков дополнительного кода, третий выход " со вторым входом третьего блока дополнительного кода, второй вход - с выходом второго сумматора, второй вход которого соединен с выходом второго элемента ИЛИ, второй вход которого соединен с выходом первого элемента И, первый вход которого соединен с выходом элемента задержки, второй вход - со вторым выходом третьего триггера, первый выход четвертого триггера соединен со вторьи входом пятого элемента И, второй выход "

Источники информации, принятые во внимание при экспертизе о

1. Круг Е;И., Александриди Т.М., Дилигенский С.Н. Цифровые регуляторы.

М-П., "Энергия", 1966, с. 453.

2, Авторское свидетельство СССР по заявке t. 2815992/18-24, кл. G, 05 В ll/26, 1979 (прототип).

974336

Составитель Л. Волков

Редактор Н. Горват Техред М.Надь Корректор Н ° Бур" к

Заказ 0699/65 Тираж 914 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 Москва Н-З д Раушская наб. g. 4/ филиал ППП "Патент ", г. Ужгород, ул. Проектная, 4