Аналого-цифровой преобразователь поразрядного кодирования

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

«i> 974571 (61) Дополнительное v авт. свид-ву— (22) Заявлено 160181 (21) 3239394/18-21 с присоединением заявки Нов (23) Приоритет—

Опубликовано 151132. Бюллетень ¹ 42

Дата опубликования описания 1511я2

{51) М. Кл.з

Н 03 К 13/17

Государственный комитет

СССР по делам изобретений и открытий (53)УДК 681.32 (088.8) (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

ПОРАЗРЯДНОГО КОДИРОВАНИЯ

Изобретение относится к устройствам аналого-цифрового преобразования и может быть использовано в вычислительной и измерительной технике.

Известен аналого-цифровой преобразователь поразрядного кодирования, содержащий сумматор, блок сравнения и ключ в каждом разряде(1).

Однако устройство имеет недос - 10 таточное быстродействие.

Известен аналого-цифровой преобразователь поразрядного кодирования, содержащий первый, второй, третий и п-ный сумматоры, первый, второй, третий и и-ный блоки сравнения, а также первый, второй и третий ключи, причем первые входы .всех блоков сравнения подключены к шине опорного напряжения Оор а Вторые входы к вы 20 ходам одноименных сумматоров, входы которых подключены к шине кодируемого напряжения 0, первые входы второго, третьего и и-ного сумматоров через первый ключ подключены к первому входу первого сумматора и к шине первого эталонного напряжения U „„ вторые входы третьего и и-ro сумматоров через второй ключ подключены ко второму входу второго сумматора и к шине второго эталонного напряжеернетики АН Украинской ССР ния U >„, третий вход п-го сумматора через третий ключ поцключен к третьему входу третьего сумматора и к шине третьего эталонного напряжения О. а и-ый вход и-го сумматора подключен к шине одноименного эталонного напряжения 0 „, кроме того, управляющие входы первого, второго и третьего ключей соединены с выходами соответственно первого, второго и третьего блоков сравнения p2 )

Недостатком устройства является невысокое быстродействие, обусловленное переходными процессами в цепи последовательно соединенных: первых — сумматора, блока сравнения и ключа, вторых — сумматора, блока срав-. нения и ключа, третьих — сумматора, блока сравнения и ключа и и-х сумматора и схемы сравнения. Лишь после завершения переходных процессов в этой цепи на выходах блоков сравнения получают код N, являющийся цифровым эквивалентом величины кодируемого напряжения U .

Цель изобретения — повышение быстродействия преобразования.

Поставленная цель достигается тем, что в аналого-цифровой преобразователь поразрядного кодирования, 974571 содержащий п-сумматоров, первые входы которых подключены к шине входного сигнала, шина первого эталонного напряжения подключена ко второму входу первого сумматора и через первый ключ — к вторым входам со второго 5 по п.-ый сумматоры, шина нторого эталонного напряжения подключена к тре- тьему входу второго сумматора и через второй ключ — к третьим входам с третьего по и-ый сумматор, àíà- 10 логичным образом подключены с третьей по (n-1)-ю шины эталонных напряжений, а шина и-ro эталонного напряжения подключена к n+1-у входу и-го сумматора, выходы и сумматоров 15 соответственно подключены к первым входам и компараторон, вторые входы которых подключены к шине опорного напря>кения, выход первого компаратора подкл>очен к управляющему входу первого ключа, внедены и-1 логических блоков и и-1 цифровых блоков сравнения, входы которых соединены соответственно с выходами с первого по и-1-й компаратор а выхо>

25 ды со второго по и-й компаратор соединены соответственно с первыми входами с первого по (и-1)-й логических блоков, вторые и третьи входы которых соединены с соответствующими выходами первого цифроного блока сравнения, четвертый и пятый входы со второго по (n-1)-й логических блоков соединены соответственно с первым и вторым выходами второго цифроного блока сравнения, аналогично 35 подкл>очены входы с третьего по

И -2 логических блоков с выходами

c третье-г.о по (и -2) цифровых блоков сравнения, при этом(2и-2)--ой и (2и -й) входы (>1-1 )-го логического блока под-4() ключены соответственно к первому и второму выходам (и -1 )-го цифрового блока сравнения, а выходы с первого по (И-2)-й логических блоков подсоединены соответственно к управляющим входам со второго по (и -1) -й ключ.

На чертеже представлена функциональная схема аналого-цифрового преобразователя поразрядного кодирования.

Преобразователь содержит и сум" маторон 1-1, 1-2, 1-3, . 1-п, и компараторов 2-1, 2-2, 2-3, 2-п, (и-1) ключей 3-1, 3-2, 3-3, (и-1) цифровых блоков 4-1, 4-2, 4-п-1, сраннения, (n-1) логических блоков 5-1, 5-2 5-п-1.

P.налого-цифровой преобразователь работает следующим образом. 60

Каждый (-1 компаратор 1 осуществляет операцию сравнения опорного напряжения 0 =0 с выходным напряОЯ жением соответствующего сумматора

Ug), При этом на его выходе формиру- 65 ется сигнал S логической "1", если

О, ) U n, и сигнал логического

Каждый q -1 цифровой блок сравнения выполняют операцию сравнения предыдущего состояния сигнала 5., с-1, на выходе 1 -го компаратора с настоящим 5;, и формируют на своих выходах сигналы логических "1" и "0" в соответствии с выражениями

51,t " S1-,1-1 > ! 1!.Е-1, где 2;„и 2„ сигналы соответственно ! на первом и втором выходах > -ого цифрового блока сравнения.

Выходные сигналы о(, о? и о(„ соответственно первого, второго и и-1-го логических блоков 5 определяются следующими выражениями о а. (Sg,а" илz„ ) v7, Ъ=(5зМлz„„n,z„ ) Z . " ао.) ч2„ ч 2, (2) с И - (Я и >, Л 7 „„л7 1 Л 2 „л Z л Z > n 2 з т) ч 2,гЧ т Ч -з.

Предположим, что величина кодируемого напряжения О>> такова, что ей соответствует цифровой эквивалент !! р-! !-:>! È:! * редполо>ким также, что величина U)I уменьшается и становится такой, что этому значению U должен соответствовать цифровой эквивалент (код)И=001,...,1.

При этом на выходе второго компаратора 2-2 сигнал S èçìåíÿåòñÿ с логической "1" на логический "0", что приведет к формиронанию сигнала логической "1" на втором выходе второго цифрового блока сравнения 4--2, т.е. Z =1, а это в сною очередь, приводит к изменению сигналов d., о(з, о(-и н соответствии с выражениями (1)! (2)> (3 ) о = 0 г !> . = 1 с г(и = 1

Сигнал с(остается неизменным. Таким образом, на выходе аналого-цифрового преобразователя получаем код N=001, ° ° ° g 1

В соответствии с изменением о( и о? одновременно происходят переходные процессы в цепи-второй ключ

3-2, третий сумматор 1-3 и в цепи третий ключ 3-3, и-й сумматор 1-п.

После этого любое новое изменение неличины кодируемого напряжения U > передается на выход аналого-цифрового преобразователя по истечении переходных процессов н какой-либо из компараторов. Таким образом, на получение очередного кода напряжения U > затрачивается нремя, равное Т.

Предположим теперь, что величина кодируемого напряжения U начинает

974571 увеличиваться и становится такой, что ей должен соответстновать код

N-=01О,...О. При этом, на выходе второго компаратора 2-2 сигнал S, изменяется с логического "0" на логическую -1, что приводит к появлению 5 сигнала логической "1" на первом выходе второго цифрового блока сравнения 4-2, т. е. 2 „=1, что, в сною очередь, приводит к изменению

-- -е 10 о, 4, с в соответстнии с выражениями (1), (2) (3); с(д-1, о дО,<„= О.

Сигнал б.1 остается неизменным. Таким образом, на выходе аналого-цифрового преобразователя получают код И=010,,О.

В соответствии с изменением и (в схеме преобразователя пройсходят переходные процессы и аналогично предыдущему через отрезок времени, равный T на ныходе аналого-цифрового 20 преобразователя может быть получен очередной код.

Таким образом, быстродействие предлагаемого аналого-цифрового преобразователя по сравнению с прототипом 25 больше в п раз, при условии, что кодируемое напряжение U> за отрезок времени, равный Т, изменяется не более чем на один квант.

Формула изобретения

Аналого-цифровой преобразователь поразрядного кодирования, содержащий п сумматоров, первые входы которых подключены к шине входного сигнала, шина первого эталонного напряжения подключена ко второму входу первого сумматора и через первый ключ к вторым входам со второго по и-ый сумматоры, шина второго эталонного напряжения подключена к третьему входу второго сумматора и через второй ключ — к третьим входам с третьего по п-ый сумматор, аналогич- 45 ным образом подключены с третьей по (n-1)-ю шины эталонных напряжений, а шина и-ного эталонного напряжения подключена к и+1-у входу 1-го сумматора, ныходы и-сумматоров соответственно подключены к первым входам и компараторов, вторые входы которых подключены к шине опорного напряжения, выход первого компаратора подключен к управляющему входу первого ключа, о т л и ч а ю щ и йс я тем, что, с целью повышения быстродействия, введены и-1 логических блоков и и-1 цифровых блоков сравнения, нходы которых соединены соответственно с выходами с первого по (и-1)-й компаратор, а выходы со второго по и-й компаратор соединены соответственно с первыми входами с первого по (п-1)-й логических блоков, вторые и третьи входы которых соединены с соответствующими выходами первого цифрового блокасравнения, четвертый и пятый входы со нторого по (n-1)-й логических блоков соединены соответственно с первым и вторым выходами второго цифроного блока сравнения, аналогично подключены входы с третьего по и-2 логических блоков с выходами с третьего по (n-2) цифровых блоков сравнения при

t этом (2п-2) -oA(2n-1)-й входы (и-1)-ro логического блока подключены соответственно к первому и второму выходам (n-1)-го цифрового блока сравнения, а выходы с первого по (и-2)-й логических блоков подсоединены соответственно к управляющим входам со второго по (и-1)-й ключ.

Источники информации, принятые во внимание при экспертизе

1. Смолов В.Б. и др. Полупроводниковые кодирующие и декодирующие преобразователи напряжений, Л., "Энергия", 1967, с.139. рис. 2-7.

2. "Электроника", 1976, Р 3, с.53-55.

974571

8734/77 Тираж 959 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4f5

Эаказ

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Составитель Л.Беляева

Редактор А.Долинич Техред А.Бабинец КорректорН.Король