Устройство для измерения смещения кадров в телевизионном сигнале

 

A,Ê. Цыпулин, А .М. Захаров, Л.И. Хромов, М.Н. Голушко (72) Авторы изобретения и В. Н. Кулешов

ВСЕСОЮЗВ ц

11А l EHTHO1 1

ТЕХЛИЧЕОСАЯ

ЙИЬЛИОТЕь (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ СМЕЩЕНИЯ

КАДРОВ В ТЕЛЕВИЗИОННОМ СИГНАЛЕ

Изобретение относится к телевиде- нию и может использоваться в автоматических телевизионных системах распознавания образов.

Известно устройство измерения смещения кадров в телевизионном сигнале, содержащее первый блок задержки, второй блок задержки, первый выход которого через последовательно соединенные первый умножитель, первый блок запрета и первый интегратор подключен к первому входу блока определения максимума сигнала, а второй выход второго блока задержки через последовательно соединенные второй умножитель, второй блок запрета и второй интегратор соединен с вторым входом блока определения максимума сигнала, а также компаратор, первый вход которого подключен к первому входу второго блока задержки, а второй вход компаратора соединен с первым входом третьего блока задержки, причем выход компаратора подключен к вторым входам первого и второго блока запрета, а также элемент ИЛИ, первый и второй входы которого подключены соответственно к первому и второму входам блока on5 ределения максимума сигнала, а выход элемента ИЛИ соединен с вторыми входами первого и второго интеграторов, причем вход первого блока задержки предназначен для подачи телевизионного сигнала 1 g.

Однако устройство имеет сравнитель" но невысокое быстродействие.

Цель изобретения " повышение бы15 стродействия.

Для этого в устройство введены первый и второй двумерные фильтры, регистр сдвига, формирователь управляецих импульсов, коммутатор и блок запоминания, причем первые входы первого и второго двумерных фильтров соединены соответственно с входом и выходом первого блока задержки, а вы. ходы двумерных фильтров соединены

9746О2

3 соответственно с входами второго и третьего блоков задержки, а вторые входы первого и второго двумерных фильтров через регистр сдвига подключены к первому входу блока запоминания, причем второй вход регистра сдвига подключен к выходу элемента

ИЛИ, а третьи входы первого и второго двумерных фильтров соединены одноврег . менно с вторым входом второго и третье ф го блоков задержки и. выходом формирователя управляющих импульсов, вход которого соединен с выходом регистра сдвига и четвертым входом блока определения максимума сигнала, а первый ls и второй выходы блока определения максимума сиГнала подключены соответственно ко второму и третьему входам блока запоминаний, второй вход которого соединен с первым входом кдммутатора, второй и третий входы которого соединены соответственно с,первым и вторым выходами третьего блока задержки, а выход коммутатора подключен одновременно к вторым. вхо- дз дам первого и второго умножителей, а первый вход блока запоминания подключен к третьему входу блока определеНия максимума и предназначен для подачи сигнала синхронизации, з© Двумерный фильтр содержит четвертый блок задержки, третий, четвертый и пятый блоки запрета, сумматор и шестой блок запрета, причем первый, второй и третий выходы четвертого

33 блока задержки соединены через третий, четвертый и пятый блоки запре: та соответственно с первым, вторым и третьим входами сумматора, выход которого подключен к первому входу шестого блока запрета, выход которого является выходом двумерного фильтра, а второй вход шестого блока запрета предназначен для подачи сигна ла с первого выхода формирователя управляющих импульсов, причем вторые

4S входы третьего, четвертого и пятого блоков запрета предназначены для подачи сигнала с выхода регистра сдвига, а четвертый вход сумматора соединен с входом четвертого блока задержки, вход которого является входом устройства.

На фиг. 1 приведена структурная схема предложенного устройства; на фиг. 2 - структурная схема двумерного фильтра.

Устройство измерения смещения кадров в .телевизионном сигнале содержит

4 б первый и второй блоки задержки l, 2, первый и второй умножители 3, 4, первый и второй блоки запрета 5, 6, первый и второй интеграторы 7, 8, первый и второй двумерные фильтры 9, 10, третий блок задержки 11, коммутатор 12, регистр сдвига 13, формирователь 14 управляющих импульсов, блок запоминания 13, блок определения максимума сигнала 16, элемент

ИЛИ 17 и компаратор 18. Каждый из двумерных фильтров 9, 10 содержит четвертый блок задержки 19, третий, четвертый и пятый блоки запрета 20, сумматор 21 и шестой блок запрета 22.

Устройство работает следующим образом, Входной сигнал текущего кадра поступает на вход первого блока задержки 1 и на первый вход первого двумерного фильтра 9. С выхода первого блока задержки 1 видеосигнал преды" дущего кадра поступает на первый вход второго двумерного фильтра 10.

В исходном состоянии, т.е. на первом шаге измерения вектора смещения изоб" . ражения, двумерные фильтры 9 и 10 сокращают пространственные полосы частот видеосигналов в N раз фмаксимальный вектор смещения).

С выходов двумерных фильтров 9 и

10 видеосигналы подаются на входы компаратора 18 и на второй и третий блоки задержки 2, 11 соответственно.

Коммутатор 12 в исходном состоянии пропускает на выход сигнал с третьего блока задержки 11.

Видеосигналы с выхода второго блока задержки 2 и с выхода коммутатора 12 перемножаются соответственно

s первом и втором умножителях 3, 4.

Затем сигналы с выходов первого и второго умножителей 3, 4 стробируются в первом и втором блоках запрета

3, 6:соответственно сигналом с выхо да компаратора 18, чем обеспечивается отсутствие вычисления корреляции для участков изображения, в которых межкадровая разность равна нулю. Сигналы корреляции с выхода блоков запрета 3, 6 накапливаются в интеграторах 7,, 8 соответственно до тех пор, пока на одном из выходов не возникает сигнал логической единицы, определяющий номер канала, в котором корреляция соседних кадров максимальна.

Сигнал логической единицы записывается в блок определения максимума сигнала 16, затем, пройдя через элеФормула изобретения

5 9746 мент ИЛИ 17, устанавливает в нулевое состояние интеграторы 7, 8 и сдвигает единицу на один разряд в регистре сдвига 13. Регистр сдвига 13 переключает формирователь 14, генерировавший импульсы со скважностью Я, на более высокую частоту следования.

Вместе с тем сигналами с выхода регистра сдвига 13 переключаются двумерные фильтры 9 и 10, полоса пропус- 10 кания которых соответственно увеличивается.

На первом выходе блока 16 Формируется позиционный код, соответствующий первой грубой оценке вектора сме- 1 щения изображения. Этот сигнал поступает на коммутатор 12, который обеспечивает прохождение с третьего блока задержки 11 (видеосигнала с соответственно более длительной эадерж- 20 кой, Этим заканчивается переход устройства к второму этапу измерения вектора смещения. PaboTa части устройства, включающая компаратор 18, второй и третий блоки задержки 2, 11, 2$ первый и второй умножители 3, 4, первый и второй блоки запрета 5, 6, интеграторы 7, 8 элемент ИЛИ I7, на всех этапах измерения вектора смещения одинакова. 30

После окончания последнего этапа измерения значение вектора смещения кадровым синхронизирующим импульсом переписывается из блока определения максимума сигнала 16 в блок 15, в котором хранится в течение следующего кадра для использования при компенсации смещения изображения.

Предложенное устройство позволяет в широком диапазоне векторов смещения изображений производить автоматичес-. кое измерение смещения рекурсивным методом., основанным на принципе полихотомии, и обеспечивает уменьшение затрат на производство и эксплуатацию автоматических телевизионных систем широкого класса.. 1. Устройство для измерения смещения кадров в телевизионном сигнале, содержащее первый блок задержки, второй блок задержки, первый выход которого через последовательно соединенные первый умножитель, первый блок запрета и первый интегратор под" ключен к первому входу блока опреде02 6 ления максимума сигнала, а второй выход второго блока задержки через последовательно соединенные второй умножитель, второй блок запрета и второй интегратор соединен с вторым входом блока определения максимума сигнала, а также компаратор, первый вход которого подключен.к первому входу второго блока задержки, а второй вход компаратора соединен с первым входом третьего блока задержки, причем выход компаратора подключен к вторым входам первого и второго бло-. ка запрета, а также элемент ИЛИ, пер. вый и второй входы которого подключены соответственно к первому и вто-рому входам блока определения максимума сигнала, а выход элемента ИЛИ соединен с вторыми входами первого и второго интеграторов, причем вход первого блока задержки предназначен для подачи телевизионного сигнала, о т л и ч а ю щ е е с я тем, что,с целью повышения быстродействия, введены первый и второй двумерные фильтры, регистр сдвига, формирователь управляющих импульсов, коммутатор и блок запоминания, причем первые входы первого и второго двумерных фильтров соединены соответственно с входом и выходам первого блока задержки, а выходы двумерных фильтров соединены соответственно с входами второго и третьего блоков задержки, а вторые входы первого и второго двумерных фильтров через регистр сдвига подключены к первому входу блока запоминания, причем второй вход регйстра сдвига подключен к выходу элемента ИЛИ, а третьи входы первого и второго двумерных фильтров соединены одновременно с вторым входом второго и третьего блоков задержки и выходом формирователя управляющих импульсов, вход которого соединен с выходом регистра сдвига и четвертым входом блока определения максимума сигнала, а первый и второй выходы блока определения максимума сигнала подключены соответственно к второму и третьему входам блока запоминания, второй вход которого соединен с первым входом коммутатора, второй и третий входы которого соединены соответственно с первым и вторым выходами третьего блока задержки, а выход коммутатора подключен одновременно к вторым входам первого и второго умножителей, а первый вход бло-.

7 97460 ка запоминания подключен к третьему входу блока определения максимума и предназначен для подачи сигнала синхронизации.

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что двумерный фильтр содержит четвертый блок задержки, третий, четвертый и пятый блоки запрета, сумматор и шестой блок за- прета, причем первый, второй и третий в выходы четвертого блока задержки соединены через третий, четвертый и пятый блоки запрета соответственно с первым, вторым и третьим входами сумматора, выход которого подключен к первому входу шестого блока запрета, выход которого является выходом дву2 8 мерного фильтра, а второй вход шестого блока запрета предназначен для подачи сигнала с первого выхода формирователя управляющих импульсов, причем вторые входы третьего, четвертого и пятого блоков запрета предназначены для подачи сигнала с выхода регистра сдвига, а четвертый вход сумматора соединен с входом четвертого блока задержки, вход которого является входом устройства.

Источники информации, принятые во внимание при экспертизе

1. Патент США И 3632865, кл. Н 04 И 7/12, опублик. 1975 (прототип).

974602

Заказ 73 /7 Тираж 688

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35 Раушская наб., д. 4/5

Подписное филиал ППП "Па reer", r. Ужгород, ул. Проектная, 4

Составитель В. Лапшов

Редактор О. Колесникова Техред M. Тепер Корректор В. Прохненко