Устройство дискретной обработки информации

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

СоциапнстичесинхРесяубпни 376447 (61) Дополнительное к авт. спид-ву (22)За«лено 13 05.81 (21) 3276287/21-18 с присоединением заявки ¹ (23) Приоритет (51)М. К,й.

G 06 F 15/00

3Ьаударстеснный комитет

СССР (53) УДК 681.

° 142.622 (o88,8) Опубликовано 23 11..82 ° Бюллетень ¹ 43 до делам изобретений и открытий

Дата опубликования описания 23,11.82.1

Т, Э, Шарашенидзе, Г. Г. Ревазишвили и М. A. КотлаММ -"".

Г1 -.1., %-., Тбилисский научно-исследовательский институт f q- u 3 приборостроения и средств автоматизации М тучно=производственного объединения "ЭЛВА" (72) Авторы изобретения (7l) Заявитель (54) УСТРОЙСТВО ДИСКРЕТНОЙ ОБРАБОТКИ ИНФОРМАЦИИ 1

Изобретение относится к автоматике и предназначено для преобразования кодовых информаций и другой обработки дискретной информации вычислительных систем и комплексов.

Известны устройства преобразования информации, содержащие блоки ввода-вывода, аналого-цифрового преобразователя, формирования адресов и элементов ИЛИ, а также дешифратор и арифметико-логическое устройстто во (1).

К недостаткам известного устройства относится наличие большого количества волоков и элементов и, вследствие этого, низкая надежность функ ционирования.

Наиболее близким техническим решением к предлагаемому является устрой ство дискретной обработки информации содержащее блок ввода-вывода, первая группа информационных входов

2 которого соединена с выходами блока аналого-цифрового преобразователя, вторая группа информационных входов лодключена к выходам оперативного запоминающего устройства и первой группе информационных входов арифме тико-логического устройства и группе информационных входов блока формирования адресов, управляющий вход соединен с первым выходом дешифратора, первая группа информационных выходов подключена к второй группе инфорыационных входов арифметикологического устройства и вторая группа информационных выходов подключена к выходным шинам, а дополнитель-, ный выход -к управляющему входу блока аналого-цифрового преобразователя, один из информационных входов которого соединен с входной шиной, а другие информационные входы подключены к выходам первого блока элементов ИЛИ и информационным входам оперативного запоминающего устрой3 97644 ства, адресные выходы которого.соединены с выходами второго блока эле ментов ИЛИ, а управляющий вход подключен к выходу элемента ИЛИ, первый вход которого соединен с вторым выходом дешифратора, а, второй вход подключен к выходу блока управления, первая группа выходов которого соединена с одноименной группой первого блока элементов ИЛИ,в вторая 10 группа выходов - с первой группой входов второго блока элементов ИЛИ, вторая группа входов которого подключена к выходам блока формирования адресов, управляющие входы 13 которого соединены с первой группой выходов постоянного запоминающего устройства и первой группой управля- ющих входов арифметика-логического устройства, группа информационных 20 выходов которого соединена с второй группой входов первого блока элементов ИЛИ (2).

К недостаткам известного устройства относится низкая надежность 2S функционирования, вызванная наличием большого колйчества блоков и weментов.

Целью изобретения является повышение надежности устройства дискрет- 30 ной обработки информации.

Указанная цель достигается тем. что в устройство дискретной обработки информации содержащее блок ввоТ

35 да-вывода, первая группа информационных входов которого соединена с выходами блока аналого-цифрового преобразователя, вторая группа информационных входов подключена к выходам

40 оперативного запоминающего устройства и первой группе информационных входов арифметико-логического устройства и группе информационных вхо дов блока формирования адресов, уп45 равляющий вход блока ввода-вывода соединен с первым выходом дешифратора, первая группа информационнных выходов блока ввода-вывода подключена к второй группе информационных входов арифметико-логического устрой- 50 ства, вторая группа информационных выходов подключена к выходным шинам а дополнительный выход — к управляющему входу блока аналого-цифрового преобразователя, один из информацион- >> ных входов которого соединен с входной шиной, а другие информационнье входы подключены, к выходам первого

7: 4 блока элементов ИЛИ и информационным входам оперативного запоминающего устройства, адресные входы которого соединены с выходами второго блока элементов ИЛИ, а управляющий вход подключен к выходу элемента ИЛИ, первый вход которого соединен с вторым выходом дешифратора, а второй вход подключен к выходу блока управления, первая группа выходов которого соединена с одноименной группой входов первого блока элементов ИЛИ, а вторая ,группа выходов - с первой группой входов второго блока элементов ИЛИ, вторая группа входов которого подключена к выходам блока формирования адресов, управляющие входы которого соединены с первой группой выходов постоянного запоминающего устройства и первой группой уйравляющих входов арифметико-логического устройства, группа информационных выходов которого соединена с второй группой входов первого блока элементов ИЛИ, введены дополнительный блок управления, блок микропрограммного Yll раваения, дополнительный блок элементов ИЛИ и коммутатор, информационные входы которого соединены с первой группой информационных выходов блока ввода-вывода, управляющий вход подключен к третьему выходу дешифратора, а выходы со .динены с третьей группой входов первого блока элементов ИЛИ, при этом входы дешифратора подключены к второй группе выходов постоянного запоминающего устройства, третья группа выходов которого соединена с группой управляюших вхоаов блока микоопоогоаммного управления, четвертая группа выходовс группой управляющих входов дополнительного блока управления, а входы подключены к выходам дополнительного блока элементов ИЛИ, первая группа входов которого соединены с третьей группой информационных выходов блока ввода-вывода, а вторая группа входов -. с первой группой выходов блока микропрограммного управ ения, вторая группа выходов которого подключена к второй группе уп;равляющих входов арифметика-логи. ческого устройства, дополнительный выход .которого соединен с управляющим входом блока микропрограммно-, го управления, информационные входы и управляющий вход которого соединены с выходами дополнительного бло976447 ка управления, информационные входы которого подключены к выходам оперативного запоминающего устройства, при этом вторая группа входов дополнительного блока элементов ИЛИ подключена к третьей группе информа" ционных выходов блока ввода-вывода.

На чертеже представлена блок-схема устройства.

Устройство содержит блок 1 ввода-вывода, первая группа информационных входов которого соединена с выходами блока 2 аналого-цифрового преобразователя, вторая группа информационных. входов подключена к выходам оперативного запоминающего устройства 3 и первой группе информационных входов арифметико-логического устройства 4 и группе информационных входов блока 5 формирования адресов, управляющий вход соединен с первым выходом дешифратора 6, первая группа информационных выходов подключена к второй группе информационных входов арифметико-логического устройства 4, вторая группа информационных выходов подключена к выходным шинам 7, а дополнительный выход - к управляющему входу блока 2 аналого-цифрого преобразователя, один из информационных входов которого соединен с входной шиной 8, а другие информационные входы подключены к выходам блока 9 элементов ИЛИ и информационным. входам оператичного запоминающего устройства 3, адресные входы которого соединены с выходамми блока 10 элементов ИЛИ,, а управляющий вход подключен к выходу элемента ИЛИ 11, первый вход которого соединен с вторым выходом дешифратора 6, а второй подключен к выходу блока 12 управления, первая группа выходов которого соединена с одноименной группой входов блока 9 элементов ИЛИ, а вторая группа выходов - с первой группой входов блока 10 элементов ИЛИ, вторая груп па входов которого подключена к выходам блока 5 формирования адресов, управляющие входы которого соединены с первой группой выходов постоянного запоминающего устройства

13 и первой группой управляющих входов арифметико-логического устройства 4, группа информационных выходов которого соединена с второй группой входов блока 9 элементов

1О !

2$ зо

3$ ю

4$

$0

ИЛИ; коммутатор 1Н,информационные входы которого соединены с первой группой информационных выходов блока 1 ввода-вывода, управляющий вход подключен к третьему выходу дешифр атора.6, а выходы соединены с третьей группой входов блока 9 элементов ИЛИ; входы дешифратора 6 подключены к второй группе выходов постоянного запоминающего устройства 13, третья группа выходов которого соединена с группой управляющих входов блока 15 микропрограммного управления, четвертая группа выходов — с группой управляющих входов дополнительного блока 16 управления, а входы подключены к выходам блока 17 элементов ИЛИ,- первая группа входов которого соединена с третьей группой информационных выходов блока 1 ввода-вывода, а вторая группа входов — с первой группой выходов блока 15 микропрограммного управления, вторая группа выходов которого подключена к вто! рой группе управляющих входов ариф-. метико-логического устройства 4, дополнительный вход которого соединен с управляющим входом блока 15 микропрограммного управления, информационные входы и управляющий вход которого соединены с выходами дополнительного блока 16 управления, информационные входы которого подключены к выходам оперативного запоминающего устройства 3.

Устройство работает следующим образом.

В исходном состоянии дополнительный блок 16 управления воздействует на блок 15 микропрограммного управления через информационные и управляющую шины, который выдает адрес, по которому с постоянного зв» поминающего устройства 13 считывает. ся микрокоманда. По этой микрокоманде блок 5 формирования адресов согласно входной информации формирует через блок 10 элементов ИЛИ начальный адрес программы для оперативного запоминающего устройства. Информация, с помощью которой формируется начальный адрес программы блоком 5 формирования адресов, считывается с оперативного запоминающего устройства 3, с блока 12 управления по набранному на нем адресу по второй группе выходов через блок 10 элементов ИЛИ. На следующем такте

7 97 считанная с оперативнОго запоминающего устройства 3 информация согласно применяемой системе команд внутреннего математического обеспечения несет информацию о виде (коде) операции, поэтому дополнительный блок 16 управления через управляю.". щий и информационный выход с помощью блока 15.микропрограммного управления через блок 17 элементов ИЛИ выдает начальный адрес соответствующей микропрограммы на вход постоянного запоминающего устройства 13.

На следующем такте дополнительный блок 16 управления снимает управление на блок 15 микропрограммного уп-. равления и уже не участвует в формировании новых адресов микрокоманд;

Новые адреса микрокоманд формирует блок 15 микропрограммного управления согласно управляющему входу с посто.янного запоминающего устройст ва 13, которая является частью считанной микрокоманды. Остальные части (поля) микрокоманды подаются на блок

5 формирования адресов, арифметикологического устройства 4, дешифоатоо 6 и дополнительный блок 16 упоавления.

В соответствии с: кодом опеоации в полях микрокоманлы записана такая инфоомация, что с помошью вышеперечисленных блоков в устройстве ooraeeave cs соответствуюший вычислительный процесс. Так, например, аоифметико-логическое устройство пооводит аоифметические и логические опера« ции над первой и второй группой входов .и выдает результаты, блок., формирования адресов формирует адреса, дешифратор организует режимыввода-вывода, канала прямого доступа к памяти, записи чтения в оперативном запоминающем устройстве, дополнительный блок управления осуществляет управление блоком микропрограммного управления, блок микропрограммного управления формирует новый адрес микрокоманды.

После выполнения в устройстве. микропрограмм, соответствующей команде, с блока 13 постоянного запоминающего устройства поступает управление на дополнительный блок 16 управления, который, выдавая управляющий сигнал на блок 15 микропрограммного управления, подготавливает ! устройство для выполнения новой команды (т.е. по считанной из опе"

6447 8, ративного запоминающего устройства

3 новой команды блок 12 управления, аналогично вышеуказанному, через блок 15 микропрограммного управления

5 формирует новый, начальный адрес соответствующей микропрограммы).

При организации канала прямого доступа к памяти по первой группе управляющих входов арифметико-логическое устройство 4 выключает выхо ды, а по управлению с дешифратора 6. ,включается коммутатор 14, который коммутирует входную информацию с блока 1 ввода-вывода через блок 9 элементов ИЛИ на вход . бйеративного запоминающего устройства 3.. В этом режиме адрес для оперативного запоминающего устройства 3 формируется следующим образом: по третьему управляющему выходу блока 1 вво-. да-вывода через блок 17 элементов

ИЛИ для постоянного запоминающего устройства 13 формируется адрес микрокоманды, считывая которую блок

5 формирования адресов по управляющим и информационным входам формирует адрес.

В режиме ввода для преобразования входного аналогового сигнала в

ЗО цифровую при выполнении соответствующей команды арифметико-логическое устройство 4 выдает через блок 9 группу элементов ИЛИ на вход Глока 2 аналого-цифрового преобразователя информацию от 001„ до 3„ . Процесс преобразования производится по методу, подобному время-импульсному, Первым тактом арифметико-логическое устройство 4 выдает на блок 2

4в аналого-цифрового преобразователя информацию 001, которая в блоке

2 аналого-цифрового преобразователя через цифро-аналоговый преобразователь на компараторе сравнива45 ется с входной информацией. На втором такте через дешифратор 6 по управляющей шине организуется в блоке 1 ввода-вывода режим ввода.

В этом режиме результат сравнения в блоке аналого-цифрового сравнения через блок 1 ввода-вывода подается на второй информационный вход арифметико"логического устройства 4, который микропрограммно по первому управляющему входу производит анализ результата. Если анализ показывает, что число 001 равнозначно входной информации на блоке

3 аналого-цифрового преобразовате976447

9 ля, то преобразование прекращаетоя, формируется новый адрес и устройство 4 переходит на выполнение новой команды. Если анализ показывает неравнозначность, то арифметико-логическое устройство выдает информацию 002 и процесс преобразования продолжается аналогично вышеописанному.

С помощью блока 12 управления воз. 30 можен ручной набор адреса и информации для оперативного запоминающего устройства 3 с соответствующей организацией режимов чтения и записи.

1S

Таким образом, введение в устройство дополнительного блока управления, блока микропрограммного управления, дополнительного блока элементов ИЛИ и коммутатора, а также новых конструктивных связей позволило значительно упростить схему устройства и тем самым повысить надежность его функционирования по сравнению с известными .

2S

Формула изобретения

Устройство дискретной обработки информации, содержащее блок вводавывода, первая группа информационных входов которого соединена с выходами блока аналого-цифрового преобразователя, вторая группа информационных входов лодключена к выходам

Э5 оперативного запоминающего устройства и первой группе информационных входов арифмети ко-логического устройства и группе информационных входов блока формирования адресов, управляющий вход блока ввода-вывода соединен с первым выходом дешифратора, первая группа информационных выходов блока ввода-вывода подключена к вто1S рой группе информационных входов арифмети ко-логичес кого устройства, вторая группа информационных выходов подключена к выходным шинам, а дополнительный выход - к управля50 ющему входу блока аналого-цифрового преобразователя, один из информационных входов которого соединен с входной шиной, а другие информационные входы подключены к выходам первого блока элементов ИЛИ и инS5 формационным входам оперативного . запоминающего устройства, адресные входы которого соединены с выходами второго блока элементов ИЛИ, à управляющий вход подключен к выходу элеменТа ИЛИ, первый вход которого соединен с вторым выходом дешифратора, а второй вход подключен к выходу блока управления, первая группа выходов которого соединена с одноименной группой входов первого блока элементов ИЛИ, а вторая группа выходов — с первой группой входов второго блока элементов ИЛИ, вторая группа входов которого подключена к выходам блока формирования адре сов, управляющие входы которого соединены с первой группой выходов постоянного запоминающего устройства,и первой группой управляющих входов арифметико-логического устройства, груп-. па информационных выходов которого соединена с второй группой входов первого блока элементов ИЛИ, о т л и ч а ю щ е е .с я тем, что, с целью повышения надежности, введены дополнительный блок управления, блок микропрограммного управления, дополнительный блок элементов ИЛИ и коммутатор, информационные входы которого соединены с первой группой информационных выходов блока ввода-вывода, управляющий вход подключен к третьему выходу дешифратора, а выходы соединены с третьей группой входов первого- блока элементов ИЛИ, при этом входы дешифратора подключены к второй группе выходов постоянного запоминающего устройства, третья группа выходов которого соединена с группой управляющих входов блока микропрог-,, раммного управления, четвертая группа выходов - с группой управляющих входов дополнительного блока управ» пения, а входы подключены к выходам дополнительного блока элементов ИЛИ, первая группа входов которого соединена с третьей группой информационных выходов блока ввода-вывода, а вторая группа входов - с первой группой выходов блока микропрограммного управления. вторая группа выходов Которого подключена к второй группе управляющих входов арифметико-логического устройства, дополнительный выход которого соединен с управляющим входом блока микропрограммного упрввления; информационные входы и управляющий вход которого соединены с выходами дополнительного блока управления, информационные входы которого подключены к выходам one976447

Составитель Л. Скобелева

Техред М.Гергель Корректор E. Рошко

Редактор Т. Кугрышева

Заказ 9005/76 Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий..

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

11 ративного запоминающего устройства, при этом вторая группа входов дополнительного блока элементов ИЛИ под ключена к третьей группе ийформационных выходов блока ввода-вывода.

12

Источники информации, принятые во внимание при экспертизе

1. Патент Великобритании

Ю 1423409, кл. G4A, 04.02.76.

3 2. Патент CHIA N 4099223, кл. 364-200, 04.07.78 (прототип).