Дифференцирующее устройство
Оп ИСАНИЕ
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советск им
Социалистические
Респттблии
Опублнковано23.11.82., Бюллетень №43 Дата опубликования описания 27. 11. 82 (53)М. Кл. G 06 G 7/18 (ЬеударстеенныИ комнтет СССР на делам нзабретеннй и атнрытнй (53) УЯК681.35 (088. 8) (72) Авторы изобретения О.П. Русаков и Ю.Б. Соколовский (71) Заявитель (54) ДИФФЕРЕНЦИРУЮЩ ЕЕ УС ТРОЙСТ80 Изобретение относится к аналоговой вычислительной технике. Известно дифференцирующее устрой ство, в котором производная определяется разностью интегральных значений сигнала, взятых на соседних интервалах времени, содержащее преобразователь входного напряжения в частоту, реверсивный счетчик, управляемый от задатчика калиброванных промежутков времени, и ключ (1). Недостатком устройства является сложность сопряжения с аналоговыми источниками информации и потребителями, а также незащищенность от периодических помех, если их период не совпадает с интервалом времени между реверсами счетчика.. Наиболее близким по технической сущности к предлагаемому является го дифференцирующее устройство, .в котором интервал интегрирования подстраивается под период помехи, наложенной, на входной сигнал, благодаря 2 чему влияние помехи на интегральное значение сигнала исключается. Это осуществляется применением специального формирователя, выявляющего в . результате обработки входного сигнала периодическую помеху. Масштаб производной не изменяется при изменении интервала интегрирования за счет включения .на входе устройства управляемого усилителя, связанного с формирователем (2). Недостатком устройства является невысокая динамическая точность, что обусловлено запаздыванием в получении производной и значительным искажением формы выходного сигнала при вычислении производной от сигнала, частота которого близка к частоте помехи. Цель изобретения - повышение. динамической точности. Цель достигается тем, что дифференцирующее устройство, содержащее усилитель с управляемым коэффициентом передачи, вход которого являет 3 976452 4 ся входом устройства, а выход подключен к входу интегратора и форми.рователя импульсов опорной частоты, первый запоминающий элемент, информационный вход которого через ключ связан с выходом интегратора, а выход соединен с информационным входом запоминающего элемента, выходы первого и второго запоминающих элементов соединены с соответствующими входами блока вычитания, выход формирователя импульсов опорной. частоты через преобразователй частота-напряже- ние связан с управляющим sxîäîì усилителя с управляемым коэффициентом передачи и через одновибратор с входом первого элемента задержки, выход которого соединен с управляющим входом ключа и через второй элемент задержки - с входом сброса интегратора, содержит два элемента ИЛИ, а также и каналов, каждый из которых содержит ключ, два элемента задержки, интегратор и фазосдвигающий блок, при этом вход интегратора каждого канала гоединен с выходом усилителя с управляемым коэффициентом передачи, первый вход фазосдвигающего блока подключен к выходу одновибратора, второй вход фазосдвигающего блока подключен к выходу преобразователя частота-напряжение, выход фазо@двигающего блока в каждом канале соединен с входом первого элемента задержки этого канала и с соответствующими входом первого элемента ИЛИ, выход первого элемента задержки канала соединен с соответствующим входом второго элемента ИЛИ, с входом второго элемейта задержки канала и с управляющим входом ключа, выход второго элемента задержки канала соединен с входом сброса интегратора того же канала, выход которого через ключ соединен с входом первого запоминающего элемента, выход одновибратора соединен с соответствующим входом первого элемента ИЛИ, выход ко торого соединен с управляющим входом второго запоминающего элемента, выход первого элемента задержки соединен, с соответствующим входом второго элемента ИЛИ, выход которого соединен с управляющим входом первого запоминающего элемента. о фазосдвигающий блок содержит интегратор, компаратор И одновибратор, .при этом вход сброса интегратора яв5 1О ляется первым входом блока,информацио ный вход интегратора является вторым входом блока, выход интегратора сое.динен с первым входом компаратора,второй вход которого подключен к шине задания фазы,а выход компаратора соединен с входом одновибратора, выход ко= торого является выходом блока. На фиг. 1 представлена схема устройства; на фиг. 2 — схема фазосдвигающего блока. Устройство содержит управляемый усилитель 1, интегратор 2, запоминающие элементы 3 и 4, блок 5 вычитания, формирователь 6 импульсов опорной частоты, одновибратор 7, элементы 8 -и 9 задержки, преобразователь 10 частота-напряжение, элементы ИЛИ 11 и 12, ключ 13, дополнительный фазосдви. 2О гающий блок 14, дополнительные элементы 15 и 16 задержки, дополнительный интегратор 17, дополнительный ключ 18 (на чертеже раскрыт один из и дополнительных каналов). Позициями 19 и 20 обозначены соответственно вход и выход устройства. фазосдвигающий блок 14 содержит интегратор 21, компаратор 22, одновибратор 23. Устройство работает следующим образом. На вход управляемого усилителя 1 поступает напряжение, котррое масштабируется соответственно периоду помехи Т (период помехи выявляется с помощью формирователя 6, частота импульсов на его выходе определяет коэффициент передачи управляемого усилителя 1) . Иасштабированный сигнал периоди40 чески интегрируется интеграторами 2, 17,, в течение интервала Т, причем интервалы интегрирования сдвинуты по фазе относительно импульсов Т 4,опорной частоты на величину i и+1 где i - порядковый номер интегратора, i = 0,1,..., n (нулевой номер относится к интегратору 2), а и - число дополнительных интеграторов. Перед сбросом каждого интегратора производится фиксация значения интегратора в запоминающем элементе 3. Для этого на аналоговые ключи. 13,18.подаются:управляющие импульсы с элементов 8, 15..., задержки соответственно, а на запоминающий элемент 3 подается управляющий импульс с элемента ИЛИ 12, что обеспечивает счиформула изобретения 5, 9764 тывание и запоминание информации о конечном значении интеграла поочередно со всех интеграторов, Перед записью информации в запоминающий элемент 3 происходит фиксация информации о преДыдущем значеНии интеграла в запоминающем элементе 4, что обеспечивается управляющим импульсом, поступающим с элемента ИЛИ 13. Таким образом, на выходе блока 5 вычитания 10 получается сигнал, соответствующий приращению напряжения. Частота обновления приращения увеличивается в и+1, раз, за счет чего увеличивается динамическая точность устройства, 1 однако помехоустойчивость устройства не уменьшается, так как период интегрирования каждого интегратора остается равным периоду основной помехи. фазосдвигающий блок 14, определяю- 20 щий сдвиг на фазе интервала работы интегратора 17, работает следующим образом ° Линейно возрастающее напряжение, . поступающее с интегратора 21, срав- 2s нивается в компараторе 22 с заданным уровнем. В момент равенства одновибратор 23 вырабатывает нормированный по длительности импульс. его фаза оп ределяется величиной заданного уров- З0 -,ня и не изменяется при изменении пе- риода помехй благодаря соответствующему изменению масштаба напряжения, поступающего на интегратор 21 с преобразователя 10. Технико-экономический эффект от использования изобретения определяется повышением динамической точности дифференцирования при сохранении сглаживающих свойств. 4,Дифференцирующее устройство, содержащее усилитель с управляемым коэффициентом передачи, вход которого является входом устройства, а выход подключен к входу интегратора и формирователя импульсов опорной частоты, первый запоминающий элемент, информационный вход которого через ключ связан с выходом интегратора, а выход соединен с информационным входом второго запоминающего элемента выходы первого и второго sanoФ Я минающих элементов соединены с соответствующими входами блока вычитания, выход формирователя импульсов опорной частоты через преобразова52 6 тель частота-напряжение связан с управляющим входом усилителя с управ- ляемым коэффициентом передачи и через одновибратор с входом первого элемента задержки, выход которого соединен с управляющим входом ключа и через: второй элемент задержки - с . входом сброса интегратора, о т л и .ч а ю щ е е с я тем, что, с-целью, повышения динамической точности, устройство содержит два элемента ИЛИ, а также л. каналов, каждый яз которых содержит ключ, два элемента задержки, интегратор и фазосдвигающий блок, при этом вход интегратора каждого канала соединен с выходом усилителя с управляемым коэффициентом передачи, первый вход фазосдвигающего блока подключен к выходу одновибратора, второй вход фазосдвигающего блока подключен к выходу преобразоаателя частота-напряжение, выход фазосдвигающего блока в каждом канале соединен с входом первого элемента задержки канала и с соответствующим входом первого элемента ИЛИ, выход первого элемента задержки канала соединен с соответствующим входом второго элемента ИЛИ, с входом второго элемента . задержки канала и с управляющим входом ключа, выход второго элемента задержки канала соединен с входом сброса интегратора того же канала, выход которого через ключ соединен с входом первого запоминающего элемента, выход одновибратора соединен с соответствующим входом первого элемента ИЛИ, выход которого соединен с управляющим входом второго запоминающего элемента, выход первого элемента задержки соединен с соответствующим входом второго элемента ИЛИ, выход которого соединен с управляющим входом первого запоминающего элемента. 2. Устройство по и. 1, о т л ич а ю щ е е с я- тем, .что фазосдеигающий блок содержит интегратор, компаратор и одновибратор, при этом вход сброса интегрвтора является первым входом блока, информационный, вход интегратора является вторым входом блока, выход интегратора соединен с первым входом компаратора, второй вход которого подключен к шине зада" ния фазы, а выход компаратора соединен с входом одновибратора, выход которого является выходом блока, ъ 7.Источники информации, принятые во внимание при экспертизе Авторское свидетельство СССР 351159 кй. С 01 Р 15/00, 1969. 976452 2. Авторское свидетельство СССР по заявке И 2883283/18-24, кл. G 06 G 7/18, 1980 (прототип) . 976452 Составитель Т. Сапунова Редактор Т. Кугрышева Техред A,Ач Корректор Е. Рошко Заказ.9005/76 Тираж 731 Подписное ВНИИПИ Государственного комитета CCCP . по делам изобретений и открытий 113035, Москва, N-35, Раушская наб., д. 4/5 филиал ППП "Патент", г. Ужгород, ул. Проектная, 4
