Четырехквадратный умножитель

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

CoIo3 Советских

Социалистических

Республик

<>978166 (6t) Дополнительное к авт. свид-ву— (22) Заявлено 18.06.81 (21) 3301284/18-24 р ),ц gn з

G Q6 G 7/16 с присоединением заявки Nо (23) Приоритвт—

Государственный комитет

СССР ио делам изобретений и отнрытий (33) УДК

° 335(088.8) Опубликовано 361182. Бюллетень N944

Дата опубликования описания 30. 11. 82

I.

С.В.Гущин, В.З.Найдерон и 3.Ф.Юсупов(.,"

E (72) Авторы изобретения (T1) Заявитель (54) ЧЕТЫРЕХКВАЦРАНТНЫИ УМНОЖИТЕЛЬ

Изобретение относится к аналого ной вычислительной технике, к усилительной технике, а именно к устройстнам с переменным коэффициентом передачи, и может быть использонано н аналоговых вычислительных машинах и н системах обработки данных.

Изнестен четырехкнадрантный умножитель, содержащий четыре дифференциальных усилительных каскада, дна генератора тока, дна логарифмирующих транзистора, резистор смещения, дна резистора нагрузки, балансирующий резистор.

В этом устройстне эа счет балансирующего резистора, нключвнного между коллекторами логарифмирующих транзисторон, достигнуто определенное повышение точности перемножения и динамического диапазона нходных сигналон 1 ).

Однако н данном умножителе недостаточно нысокая точность, которая при самой тщательной настройке имееь эна1вние порядка 4 0,5% ° KgoMB того, н этом устройстве недостаточно широкий динамический диапазон первмножаемых.нходыых напряжений.

Наиболев близким по технической сущности к предлагаемому является З0 четырехкнадрантный умножитель, cvдержащий первый и второй нходйые усилительные блоки, информационные входы которых являются соответственно первым и вторым, нходамй устрой-» на, дна дифференциальных источника тока, входы которых подключены соотнетстненно к входам питания первого и второго входных усилительных бло« кон, блок умножения, выход которогос является выходом устройства, перный " вход блока умножения переключен к выходу первого входного усилительного блока, второй вход — к выходу второго входного усилительного блока, выход питания блока умножения подключен к шине питания, и дна логарифмирующих диода (.2 ).

В этом устройстнв также недостаточно высокая точность перемножения н широком динамическом диапазоне входных напряжений, для поныаения точности. умножения н нем требуется подбор логарифмирующих диодон. Требуется также, чтобы транзисторы умножения были тщательно согласонаны по своим динамическим характеристикам. B связи с этим даже н случае выполнения такого умиожителя н ниде интегральной полупроводниковой микоо978160

Формула изобретения

Четырехкнадрантный умножитель, 65 содержащий пеРвый и втоРой входные смежи (в этом случае достигается наилучшее согласование параметров элементов умножителя) не достигается достаточно высокая точность ° Типовое значение проведенной относительной погрешности в лучших случаях состав- 5 ляет + 0,5 — 1%. Некоторые вариан-. ты перемножителей, выполненные по данной схеме (например, перемножитель. типа 525ПС1), имеют типовую величину приведенной относительной погрешнос- 10 ти порядка 2%. Во многих случаях практического применения перемножителей (например, в системах прецизионной обработки аналоговых сигналов) такие точности не обеспечивают ныпол-15 ненке поставленных задач.

Пель изобретения — повышение точности в широком динамическом диапазоне входных сигналов.

Поставленная цель достигается тем, что в четырехквадрантный умножитель,содержащий первый и второй входные усилитель ные блоки, и нформацко н ные входы которых являются соответственно первым и вторым входами устройства, дна дифференциальных источника тока, выходы которых подключены соответственно к входам питания первого и второго входных усилительных блоков, блок умножения, выход которого является выходом устройства, первый вход блока30 умножения подключен к выходу первого входного усилительного блока, второй вход блока умножения подключен к выходу второго входного усилительного блока, выход питания блока умножения 35 подключен к шине питания, введены резистор смещения и две логарифмирующие транзисторные пары, при этом эмиттеры первых транзисторов первой к второй логарифмкРующих транзкс- 40 торных пар подключены соответственно к базам вторых транзисторов первой и второй логарифмирующих транзисторных пар, коллекторы первых транзисторов первой и второй логариф- 45 .мирующих транзисторных пар объединены, коллекторы вторых транзисторов первой и второй логарифмирующкх транзисторных пар объединены, базы первых транзисторов первой H второй логаркфмирующих транзисторных пар объ50 едикены и через резистор смещения подключены к шине питания, а эмиттеры вторых. транзисторов первой и второй логаркфмирующих транзисторных пар подключены к первому входу блока

55 умножения.

Блох-схема четырехквадрантного умножителя приведена на чертеже.

Четырехквадрантный умножктель содержит первый и второй входные уси- 60 лительныв блоки 1 и 2, выполненные соответственно на транзисторах 3 и

4, 5 и б к резисторах обратной. связи 7 и 8, два дифференциальных источника тока 9 и 10, блок 11 умножения, на транзисторах 12 — 15 и нагрузочных Резисторах 16 и 17, первую и вторую логарифмирующие транзисторные пары 18 и 19 соответственне на транзисторах 20 и 21, 22 и 23, резистор 24 смещения и шину 25 питания.

Четырехквадрантный умножитель работает следующим образом.

Умножение выполняет блок 11 умножения. В выходном сигнале блока умножения присутствуют экспоненцкальная составляющая перного входного сигнала ц„ и линейная состанляющая второго входного сигнала U> . Для компенсации экспоненцкальной составляющей сигнала служат логарифмирующие транзисторные пары 18 и 19, каждая иэ которых образована двумя транзисторами 20, 21 и 22, 23, Причем коллекторы транзисторов одной логарифмирующей транзисторной пары соединены с коллекторами соответствующих транзисторов"другой логаркфмирующей транзисторной пары, а эмиттеры первых транзисторов 20 и 22 логарифмирующих транзисторных пар соединены с базами вторых транзисторов 21 и 23.

Благодаря такому выполнению логарифмирующих транзисторных пар прологаркфмиронанное напряжение образуется одновременно на переходах баэаэмиттер двух транзисторов 20, 2l и

22, 23. Влияние разброса параметров этих транзисторов на точность умножения уменьшается за счет усреднения значений параметров логарифмкрующих транзисторов и протекания уравнительного тока между коллекторамк соответствующих транзисторов логарифмирующих транзисторных пар.

Конструктивные отличия предлагаемого устройства поэнолили повысить точность умножения аналоговых сигналов примерно н 10 раэ. Проведенные эксперименты показали, что при изготовлении логарифмкрующих элементов даже иэ дискретных транзисторов приведенная относительная погрешность т редлагаемого устройства не превышает +0,1% в широком диапазоне входных напряжений. При построении устройства полностью в виде полупроводниковой интегральной микросхеьы следует ожидать еще более ниэкке значения приведенной относительной погрешности умножения °

Таким образом, предлагаемое устройство обладает более высокой точностью умножения в широком диапазоне входных напряжений.

978160

)

L !

I

) 10 усилительные блоки, информационные входы которых являются соответственно первым и вторым входами устройства, два дифференциальных источника тока, выходы которых подключены соответственно к входам питания первого э и второго входных усилительных блоков, блок умножения, выход которого является выходом устройства, первый вход блОка умножения подключен к выходу первого усилительного блока, l0 второй вход блока умножения подключен к выходу второго входного усилительного блока, выход питания блока умножения подключен к шине питания,о т л и - . ч а ю шийся тем, что, с целью !5 повышения точности в широком динамическом диапазоне входных сигналов, в него введены резистор смещения и две логарифмирующие транзисторные пары, при атом эмиттеры первых транзисторов первой и второй логарифмирующих транзисторных пар подключеВКИИПИ Заказ 9220/65

Тираж 731 Подписное

Филиал ППП "Патент", г. Ужгород ул. Проектная, 4 ны соответственно к базам вторых т ран э и сторон первой и второй логарифмирующих транзисторных пар, коллекторы первых транзисторов первой и второй логарифмирующих транзисторных пар объединены, коллекторы вторых транзисторов первой и второй логарифмируюших транзисторных пар объ- единены, базы первых транзисторов первой и второй логарифмирующих транзисторных пар объединены и через резистор смещения подключены к шине питания, I а эмиттеры в торых тр ан зи старо в первой и второй логарифмирующих транзисторных пар подключены к первому входу блока умножения.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 754435, кл. G 06 G 7/16, 1977.

2. Гребен А.Б. Проектирование аналоговых интегральных схем, М,, Энергия, 1976, с.147 (прототип),