Устройство связи для вычислительной системы

 

ОП ИСАНИ Е

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (ii)983699

Союз Советских

Социалистических республик (ф! ) Дополнительное к авт. свид-ву (22) Заявлено 09. 07. 81 (2) ) 3313515/18-24.з (5l }M. Кл.

G 06 F 3/04 с присоединением заявки М (23) Приоритет

9кударствнеьй камнтет

СССР. по делаи изобретений и открытий

Опубликовано 23. 1 2, 82. Бюллетень .% 47 (53} УДК681,325 (088. 8) Дата опубликования описания 23, 12, 82

1 и

В.н.заблоцкий, В.б.Грек, В.е.сласский ас А.б.ясиубъдоаила а с с к (72) Заторы изобретения (71) Заявитель (54) УСТРОЙСТВО, СВЯЗИ ДЛЯ ВЫЧИСЛИТЕЛЬНОЙ

СИСТЕМЫ

Изобретение относится к вычислительной технике и может быть использовано при проектировании ЭВИ и мульк типроцессорных вычислительных систем.

Известны устройства связи для вычислительной системы, содержащие блок синхронизации и группу каналов, каждыи из которых включает приемный и передающий регистры, элемент

ИЛИ, управляющий регистр, регистр адреса, распределитель импульсов, узел синхронизаЦии, блок сравнения, буферный регистр и узел коммутации управляющих сигналов I 1) .

Недостаток этих устройств состоит в низком быстродействии.

Наиболее близким к изобретению по технической сущности является устройство,свяэи для вычислительной системы, содержащее блок синхронизации и M блоков сопряжения, каждый из которых включает приемный и передающий регистры, распределитель импульсов, 1

2 управляющий регистр, узел коммутации управляющих сигналов, схему сравне-. ния, узел синхронизации, первый, второй и третий буферные регистры, элементы ИЛИ, регистр адреса, регистр сосостояния и коммутатор информации, причем, выход передающего регистра . К-го блока сопряжения (К = 1, M) соединен с информационным входом приемного. регистра (К + 1)-го блока сопряжения, выход передающего регистра

М-го блока сопряжения соединен с информационным входом приемного регистра первого блока сопряжения, а в каждом блоке сопряжения выход приемного регистра подключен к первому входу элемента ИЛИ, второй вход которого соединен с выходом первого буферного регистра, а выход - с -информационным входом передающего регистра, выход которого подключен к первому входу схемы сравнения, первый управляющий вход - к первому выходу блока синхро . ниэации, а второй управляющий вход3 98369 к первому выходу узла коммутации управляющих сигналов, второй выход которого связан с управляющим входом первого буферного регистра, первый и второй входы -. соответственно с выходом распределителя импульсов и узла синхронизации, а первый и второй входы-выходы - соответственно с выходами-входами схемы сравнения и уп. равляющего регистра, выход регистра о адреса соединен с вторым входом схемы сравнения и первым информационным входом первого буферного регистра, вход распределителя импульсов подключен к управляющему входу приемного регистра и второму выходу блока синхронизации, группы информационных и управляющих входов коммутатора информации являются соответственно группами информационных .и управляющих входов устройства, а первый и второй управляющие выходы коммутатора информации соединены соответственно с первым управляющим входом узла синхронизации и входом регистра состоя- 2s ния, вход-выход которого подключен к выход-входу узла коммутации управ4 ляющих сигналов, седьмой выход которого связан с входом коммутатора информации, первым и вторым информа- зо ционными входами подключенного соответ-1 ственно к выходу из первой группы информационных выходов устройства и второму

/ информационйому входу первого буферного регистра, третий выход узла коммутации управляющих сигналов является выходом из второй группы упра вляющих выходов устройства, четвертый и пятый выход подключены соответственно к управляющим входам второго и третьего буферных регистров, информационные входы которых соединены с выходом передающего регистра, а выходысоответственно с вторым входом элемента ИЛИ и с выходом из второй группы информационных выходов устройства, второй управляющий вход узла синхронизации соединен с входом управляющего регистра и первым управляющим входом передающего регистра, а третий управляющий вход - с шестым выходом узла коммутации управляющих сигналов1 2), Недостаток Этого устройства состоит в снижении быстродействия по мере увеличения числа подключаемых ss . модулей, в результате чего увеличи. .вается время обмена сообщениями между модулями.

Целью изобретения является повышение быстродействия устройства.

Поставленная цель достигается тем, что в устроиство связи для вычислительной системы, содержащее блок формирования тактовых импульсов и первую группу каналов обмена, причем и-ый канал обмена первой группы (и = 1, й) содержит первые приемный и передающий регистры, первый элемент ИЛИ, блок-сравнения, регистр адреса, управляющий регистр, блок коммутации управляющих сигналов и три буферных регистра, управляющие входы которых соединены соот ветственно с первым, вторым и третьим выходами блока коммутации управляюших сигналов, четвертым и пятым выходами соединенного соответственно с первым управляющим входом первого передающего регистра и первым входом управляющего регистра, второй вход которого соединен с первым входом блока коммутации управляющих сигналов. управляющим входом первого приемного регистра и первым выходом блока формирования тактовых импульсов, второй выход которого соединен с вторым управляющим входом первого передающего регистра и третьим входом управляющего регистра, выход которого подключен к второму входу блока коммутации управляющих сигналов, второй и третий выходы и второй вход которого являются и-ым управляющим выходом первой группы устройства, четвертый вход управляющего регистра и.третий вход блока коммутации управляющих сигналов являются и-ым управляющим входом первой группы устройства, четвертый вход блока коммутации управляющих сигналов подключен к выходу блока сравнения, первым входом подключенного к выходу регистра адре са и первому информационному входу первого буферного регистра, второй информационный вход которого связан с.п-ым информационным входом первой группы устройства, выходы второго и третьего буферных регистров являются п-ым информационным выходом первой группы устройства, информационный вход второго буферного регистра связан с вторым входом блока сравнения, первым входом первого элемента

ИЛИ и выходом первого приемного регистра, информационный вход которого подключен к выходу первого пере5 983699 6 дающего регистра (n-1) -ro канала обмена первой группы, информационный вход первого передающего регистра соединен с выходом первого элемента

ИЛИ, выход первого передающего регистра й-ro канала обмена первой группы соединен с информационным входом первого приемного регистра первого канала обмена первой группы, введены

И-1 группа каналов обмена по N канаt0 лов в каждой группе, а в каждый канал обмена введены вторые приемный и передающий регистры, второй элемент

ИЛИ, четвертый и пятый буферные регистры, перв и и второй элементы И, 15 блок выбора магистрали и регистр признака передачи, причем в и-ом канале обмена m-ой группы (m = l, И) первый и второй входы регистра признака передачи соединены соответственно с первым и третьим входами управляющего регистра, а третий вход — с выхо20 дом блока выбора магистрали,. управляющий вход которого связан с шестым выходом блока коммутации управляющих сигналов, пятым входом соединенного с выходом регистра признака передачи, а седьмым и восьмым выходамимационные входы которых подключены к информационному выходу первого буферного регистра и первому информационному входу блока выбора магистрали, 35 вторым информационным входом связанного с информационным выходом регистра адреса, информационные выходы первого и второго элементов И соединены соответственно с вторым входом первого .элемемента ИЛИ и первым входом второго-элемента ИЛИ, третий вход первого элемента ИЛИ и второй вход второго элемента ИЛИ соединены соответственно с выходами" четвертого

45 и пятого буферных регистров,. первые и вторые управляющие входы которых лодключены соответственно к девятомудвенадцатому выходам блока коммутации управляющих сигналов, тринадцатый выход которого соединен с первым управляющим входом второго передающего ре -истра, вторым управляющим входом связанного с вторым управляющим входом первого передающего регистра, а выходом - с информационным входом второго приемного регистра

n-ro канала обмена (m + 1)-ой группы, информационный вход второго приемно50

55 соответственно с управляющими входами первого и второго элементов И, инфор-30 го регистра и-го канала обмена m-ой группы подключен к выходу второго передающего регистра n-ro канала обмена (m-1)-ой группы, информационный вход второго приемного регистра п-го канала обмена первой группы соединен с выходом второго передающего регистра n-ro канала обмена M-ой группы, в каждом канале обмена управляющий вход второго приемного регистра соединен с управляющим входом первого приемного регистра, выход которого подключен к информационному входу пятого буферного регистра, вы ход второго элемента ИЛИ связан с информационным входом второго передающего регистра, а третий вход - с выходом второго приемного регистра,,информационными входами третьего и четвертого буферных регистров и третьим входом блока сравнения, второй информационный вход первого буферного регистра, выходы второго и третьего буферных регистров, второй вход и второй и третий выходы блока коммутации управляющих сигналов, третий вход блока коммутации управляющих сигналов и. четвертый вход управляющего регистра и-го канала

m-ой группы являются соответственно и-ми информационными входом и выходом, и-ми управляющими выходом и входом m-ой группы устройства.

Кроме того, блок выбора магистрали содержит две группы элементов сложения по модулю два, два элемента ИЛИ, два элемента НЕ и три эле.мента И, причем выходы элементов И подключены к выходу блока, а первые входы - к управляющему входу блока, первый и второй информационные входы которого связаны соответственно с первыми и вторыми входами первой и второй групп элементов сложения по модую два, выходы которых подключены соответственно к группам входов первого и второго элементов

ИЛИ, выход первого элемента ИЛИ соединен с вторыми входами первого и второго элементов И и через первый элемент НЕ .- с вторым входом третьего элемента И, третий вход которого соединен с третьим входом первого элемента И и выходом второго элемента ИЛИ и через второй элемент HE с третьим входом второго элемента И.

На фиг. 1.представлена структура ,вычислительной системы; на фиг, 2

7 9836 блок-схема канала обмена, на фиг.3 и 4 - функциональные схемы блока коммутации управляющих сигналов и блока выбора магистрали..

Вычислительная система состоит (фиг. 1) из каналов 1 обмена, моду- лей 2 вычислительной системы и блока

3 формирования тактовых импульсов, Каналы 1 обмена организованы в матрицы из М строк- и и столбцов и обозна- 1О цены через 1, m n, где m - номер строки (группы), а n - номер столбца (канала в группе), причем п=l,й, m=1 M, Каждый канал 1 обмена содержит (фиг. 2) первый передающий регистр

4, второй приемный регистр 5, четвертый буферный регистр 6, блок:.7 сравнения, пятый буферный регистр

8, регистр 9 адреса, управляющий, zo регистр 10, блок 11 коммутации управ ляющих сигналов, второй элемент

ИЛИ 12, блок 13 выбора магистрали,. регистр 14 признака передачи, элементы И 15 и 16, второй передающий z5 регистр 17, первый, второй и третий буферные регистры 18-20, первый при,емный регистр 21 и первый элемент

ИЛИ 22.

Блок 7 сравнения содержит два уз- 50 ла сравнения, в первом узле сравнения блока 7 происходит сравнение разрядов поля адреса получателя и инвертирование разряда поля "Свободно /

/Занято" формата сообщения, принятого в первый приемный регистр 21 (в поле адреса старшие разряды представляют номер группы {строки) в двоичном представлении, а младшие разряды - номер канала обмена (столбца) в группе (строке) в двоичном представлении), соответственно с разрядами адреса данного канала обмена, хранящегося в регистре 9 адреса. На выходе первого узла сравнения блока

7 формируются сигналы "Чужой 1.1

"Свой 1,.2" (Чж. 1.1 - Св. 1.2), "Свой 1. 1" - "Свой 1.2" (Св. 1.1

Св. 1.2), "Свободно 1" {Св. 1). Во втором узле. сравнения блока 7 про59 исходит аналогичное сравнение поля адреса получателя и инвертирование разряда поля "Свободно"/"Занято" формата сообщения, принятого во второй приемный регистр 5, с адресом данного канала обмена, хранящегося в

55 регистре 9 адреса. На выходе второго узла сравнения блока 7 формируются сигналы "Свой 2.1" - "Чужой 2.2"

99 8 (Св. 2.1 — Чж, 2.2), "Свой 2.1"—

"Свой 2.2" (Св. 2.1 — Св. 2.2), "Свободно 2" (Ce. 2).

Управляющий регистр 10 содержит пять триггеров, указывающих состояние (" Свободен"/"Занят ) соответственно первого, второго, третьего, четвертого и пятого буферных регистров 18, 19, 20, б и 8 (Tl, Tl, Т2, Т2, Т3, Т3, Т4, Т4, Т5, Т5, где

ТК - состояние "Занято" К-го триггера, K=1,2,3,4,5, а ТК - состояние

"Свободен" К-ro триггера), Блок 11 коммутации управляющих сигналов (фиг. 3) предназначен для коммутации управляющих сигналов и содержит узлы 23 и 24 чтения, используемые для приема сообщений из приемных регистров 21 и 5, узлы 25-27 записи, предназначенные для переда- чи сообщений s передающие регистры

4, 17 и буферный регистр 18. Узлы

23 и 24 чтения содержат первый, второй и третий элементы И 28-30 и элемент ИЛИ 31. Узел 25 записи содержит элементы ИЛИ 32-34, элемент

И-НЕ 35, элементы И 36 и 37, элементы HE 38-39. Второй узел 26 записи содержит элементы ИЛИ 40-42, элементы И 43-45, элементы HE 46 и

47. Третий узел 27 записи содержит элемент ИЛИ 48, элементы И 49 и 50.

Из блока 7 в блок 11 поступают сигналы: Чж. 1.1, Св 1.2, Св, 1.1, Св. 1) Св. 2 1, Чж 2.2, Св. 2.2, Ca„ 2. Из управляющего регистра 10 в блок 11 коммутации поступают сигналы: Т2, Т3, Тl, Тl, Т5, Т5, Т4, В управляющий регистр 10 из блока 11 поступают сигналы. "Запись во второй буферный регистр". Установка второго триггера в состояние

"Занят". Принять 1 "(Зп. БР2, Уст.

Т 2. Пр. 1}, "Запись в третий буфер-, ный регистр, Установка третьего триг-! гера в состояние "Занят". Принять 2", (Зп. БР3. Уст. Т3. Пр. 2); "Запись в первый буферный регистр. Установка первого триггера в состояние "Занят" (Зп.БР1,. Уст. T.l); "Установка первого триггера в состояние "Свободен". Сброс регистра признака передачи" (Уст. Тl. Сбр. Pr. 14); "Установка пятого триггера в состояние

"Занят" (Уст. T5); "Чтение из пятого буферного регистра. Установка пятого триггера в состояние "Свободен" (Чт. БР5. Уст. T5) "Установка четвертого триггера в состояние "Занят"

983699 1О (Уст. Т4); "Чтение из четвертого буферного регистра. Установка чет вертого триггера в состояние "Свободен" (Чт. БР4. Уст. Т4), Из регистра 14 признака передачи 5 в блок 11 поступают сигналы: состояние "Передать" первого триггера (П.T1); состояние "Передать 1" второго триггера (П.l.Т2); состояние

"Передать 2" третьего триггера (П.2. на второй группе 52 элементов сложения по модулю 2 происходит сравнение группы младших разрядов адресов, Если старшие и младшие разряды не совпали, то по сигналу Опр. БВМ на выходе элементов И 55 формируется сигнал, по которому первый триггер регистра 14 устанавливается в состояние "Передать" (П,T.1). Если старшие разряды совпали, а младшие нет, Т3), В регистр 14 из блока 11 сигнал "Установка" первого триггера в состояние "Свободен". Сброс регистра признака передачи" (Уст. Tl

С6р. Рг. 14), Из блока 3 в блок 11 по сигналу Опр. БВМ на выходе элемента И 56 формируется сигнал, по которому второй триггер регистра 14 yc" танавливается в состояние "Передать

1" (П.l.Т2) . Если младшие разряды поступает тактовый импульс СИ2. Из модуля 2 вычислительной системы в блок 11 поступает сигнал "Запрос на передачу" (3. пер.) ° Из блока 11 поступают сигналы: Чт. БР5. Уст.Т5. 20 совпали, а старшие нет, по сигналу

"Опрос блока 13 выбора магистрали" на выходе элемента И 57 формируется сигнал, по которому третий триггер регистра l4 устанавливается в

"Запись в пятый буферный регистр". состояние "Передать 2" (П.2.Т3). (Зп. БР5); "Сброс первого передаю- Регистр 14 признака передачи сощего регистра" (Сбр. Рг.4); Зп.БР2. держит три триггера, Состояние П.Tl

Уст.Т2. Пр. 1; Зп. БР3. Уст. Т3. означает, что адресуемый модуль 2

Пр.2; "Чтение из четвертого буфер- >$ вычислительной системы не подключен ного регистра. Установка четвертого к каналам 1 обмена, т.е. сообщение триггера в состояние "Свободен" из буферного регистра 18 необходимо (Чт. БР4. Уст. Т4), "Запись в чет- передать либо в передающий регистр вертый буферный регистр" (Зп. БР4); 4, либо в передающий регистр 17, "Чтение 1 из первого буферного ре-. Зо Состояние П,l.Т2 означает, что ад гистра" (Чт. 1, БР1); "Сброс второ- ресуемый модуль 2 подключен к одного передающего регистра" (Сбр, Pr.17); му из каналов обмена данной m-группы

"Чтение 2 из первого буферного ре- каналов обмена, т,е. сообщение из бугистра" (Чт. 2, БР1); "Опрос блока ферного регистра 1 8 необходимо перевыбора магистрали" (Опр. БВМ) Зп, З5 дать в передающий регистр 4. Состоя»

БРl, Уст,Tl, ние П.2,Т3 означает, что адресуемый

Блок 13 выбора магистрали пред- модуль 2 подключен к одному из кананазначен для выбора либо первой лов 1 обмена одной из других групп, магистрали, образованной первыми при- т.е. сообщения из буферного регистра еиными и передающими регистрами 21 4о 18 необходимо передать в передающий и 4, либо второй магистрали, образо- регистр 17. ванной вторыми приемными и передающи- Блок 3 формирования тактовых имми регистрами 5 и 17, Выбор магист- пульсов содержит генератор тактовых рали осуществляется на сравнении импульсов и элемент задержки и предразрядов поля адреса получателя со- g$ назначен для синхронизации работы общения, принятого из модуля 2 вы- устройства. В качестве иодчлей 2 числительной системы в буферный ре- выЧислительной системы могУт Hcllollb» гистр 18 с разрядами адреса данного зоваться процессоры, блоки памяти канала, обмена, хранящегося в регистре 9, Блок 13 выбора магистрали 50 ФоРмат сообщениЯ пеРедаваемого фиг. 4 ) содержит первую группу 51 между каналаии 1 обмена, содержит и вторую группу 52 элементов сложе- следующие поля: адрес получателя, ния по модулю 2, элементы ИЛИ 53 и. адрес .отправителя, признак занято54, элементы И 55-57, элементы НЕ 58 сти сообщения, (" Свободно"/"Занято" ); и 59

$5 данные (адрес ячейки памяти, признак.

"Запрос"/"Ответ", признак "Чтение"/

На первой группе 51 элементов сло- "Запись", собственно данные), жения по модулю 2 происходит сравне- Устройство работает следующим ние группы старших разрядов адресов, образом.

25 зо

40 ф5

ll 9

В исходном состоянии все триггеры управляющих регистров 10 находятся в состоянии "Свободен", а триггеры регистров 14 - в нулевом состоянии. Ilo пуску устройства регистр 14 начинает вырабатывать серии тактовых импульсов СИ1 и СИ2> под управлением которых между каналами 1 начинают циркулировать информационные сообщения. Периоды повторения обеих серий одинаковы, но серия СИ2 сдвинута относительно серии СИ1 на одну треть такта, По каждому тактовому импульсу

СИ1 сообщение из передающего регистра 4 канала l,m.n передается в приемный регистр 21 канала l.m.(n+1), а сообщение из передающего регистра

17 канала l,m.n. передается в приемный регистр 5 канала 1.(m+1) ;и.

По каждому тактовому импульсу СИ2 сообщение из приемных регистров 21 и 5 канала 1.щ,n,передается соответ ственно в приемные регистры 4 и 17 данного канала l.m,n, Работу устройства рассмотрим на примере работы канала l.m.,n Работа остальных каналов обмена аналогична, Работа канала l.m.n, обмена осуществляется с помощью следующего набора основных операций:

1. Запись в четвертый буферный регистр 6 (Зй,БР4).

В буферный регистр 6 записывает ся сообщение из. приемного регистра

5, передающий регистр 17 обнуляется.

2. Чтение из четвертого буферного регистра 6. Установка четвертого триггера в состояние "Свободен". (Чт, БР4, Уст,Т4), Сообщение из буферного регистра

6 переписывается в передающий регистр 4, в следующем такте по сигналу СИ1 четвертый триггер управляю. щего регистра 10 переходит в состояние "Свободен" (Т4), 3. Запись в пятый буферный регистр 8 (Зп.БР5), В буферный регистр 8 записывается сообщение из приемного регистра

21 передающий регистр 4 обнуляется.

4. Чтение из пятого буферного регистра 8, Установка пятого триггера в состояние "Свободен" (Чт. БР5, Уст,Т5), Сообщение из буферного регистра

8 переписывается в передающий регистр 17, в следующем такте по сиг налу СИ1 пятый триггер управляюще—

83699 12 го регистра 10 переходит в состояние "Свободен" (Т5), 5, Запись в первый буферный регистр 18. Установка первого триггера в состояние "Занят" (Зп,БР1, Уст,Т1}.

В буферный регистр 18 записывается сообщение (адрес получателя, данные} из модуля 2.m.n адрес отправителя из регистра 9 и разряд поля занятости сообщения устанавливается в единицу (" Занято" ) в следующем такте по сигналу СИ1 первый триггер управляющего регистра 10 переходит в состояние "Занят" (T1) и в модуль

2,m,n. посылается сигнал "Запрос удовлетворен" (3.уд.), по которому модуль 2,m.п. снимает сигнал З.пер, и сообщение со своего информационного выхода.

6. Чтение 1 из первого буферного регистра 18 (Чт,l.БР 1)

Сообщение из буферного .регистра

18 переписывается в передающий регистр 4, в следующем такте по сигналу 6И1 первый, второй и третий триггеры регистра 14 признака передачи сбрасываются, а первый триггер управляющего регистра 10 устанавливается в состояние "Свободен" (Тl), Чтение 2 из первого буферного регистра 18 (Чт. 2,БР1)

Сообщение из буферного регистра

18 переписывается в передающий регистр I7 s следующем такте по сигналу СИ1 первый, второй и третий . триггеры регистра 14 признака передачи сбрасываются, а первый триггер управляющего регистра 10 устанавливается в состояние "Свободен" (Тl), 8. Запись во второй буферный регистр 19. Установка второго триггера в состояние "Занят", Принять 1 (Зп, БР2, Уст,Т2, Пр,l), В буферный регистр 19 записывается сообщение из приемного регист- ра 21, в модуль 2.m.n. посылается .сигнал Пр. 1, передающий регистр 4 обнуляется, в следующем такте по сигналу СИ1 второй триггер управляющего регистра 10 переходит в состояние "Занят" (Т2), 9, Запись в третий буферный регистр 20, Установка третьего триггера в состояние "Занят", Принять 2 (Зп.

БР3, Уст,Т3, Ilp,2), 8 буфернжй регистр 20 записывается сообщение из приемного регистра 5, 5 о

2О

l3 98 в мпауль 2,m.п. посылается сигнал

Пр,2, передающий регистр 17 обнуляется, в следующем такте по сигналу

СИ1 третий триггер управляющего регистра 10 переходит в состояние "3aнят" (Т3), 10. Сравнение адресов (Ср.Адр.) .

По приему сообщений в приемные регистры 21 и 5 (по сигналу СИ1) на узлах сравнения блока 7 происходит. еравнение адресов получателей с адресом данного канала 1.m,n. обмена.

Каждый канал 1 обмена группы может работать в четырех режимах "Чтение", "Передача", "Транзит", "Запись". В начале. каждого такта работы устройства в каждом канале 1 производится операция Ср,Адр.

Режим "Чтение" предназначен для приема сообщения, адресованного кайалу l.m,ï. обмена, и передачи его в модуль 2.m.n. вычислительной системы. Режим "Чтение" состоит из двух подрежимов: "Чтение 1" и "Чтение 2", "Чтение 1", По сигналу Св. 1,1Св, 1.2 (означающему, что в приемный регистр 21 принято сообщение, адресованное каналу l,m.n. обмена) и сигналу Т2 выполняется операция

Зп,БР2.Уст.Т2.Пр,l. В следующем такте в приемный регистр 21 канала

l.m.(п+1) записывается нулевое сообщение из передающего регистра 4 канала 1,m.п, (если в предыдущем такте в канале l.m.n вместе с операцией Зп.Бр,2 Уст.Т2, Пр.l не выполнялись операции Чт,l Брl или

Чт.БР4.Уст,Т4), По сигналу Пр.l модуль 2,а,п, переписывает сообщение .(адрес отправителя, данные) из буферного регистра 19 на свои регистры и формирует сигнал "Принято 1", По сигналу "Принято 1" и сигналу СИ2 второй триггер управляющего регистра 10 переходит в состояние "Свободен" (Т2).

"Чтение 2", По сигналу Св.2,1

Св, 2,2 (означающему, что s приеиный регистр 5 принято сообщение, адресованное каналу l.m.n.) и сигналу Т3 выполняется операция Зп.БР3.

Уст,ТЗ,Пр,2, В следующем такте в приемный регистр 5 канала 1,(m+1).п. записывается нулевое сообщение из передающего регистра 17 канала l.m, n. (если в предыдущем такте в канале

1,m.п. вместе с операцией Зп.БР3, Уст,Т3.Пр.l не выполнялись опера3699 14 ции Чт 2 БР1 или Чт БР 5 Уст Т5).

f1o сигналу lip.2 модуль 2,m.п. переписывает сообщение (адрес отправителя, данные) из буферного регистра

20 на свои регистры и формирует сигнал "Принято 2", По сигналу "Принято 2" и сигналу СИ2 третий триггер управляющего регистра 10 переходит в состояние "Свободен" (T3), Режим "Передача" предназначен для приема сообщений, поступающих на приемные регистры 21 и 5,и передачи их соответственно на выходы перыдающих регистров 4 и 17. Режим

"Передача" состоит из двух подрежимов:. "Передача 1" .и "Передача.2", "Передача 1", Если не выполняются операции Зп.БР2.Уст,Т2,Пр.}, Зп.

БР5.Чт.l.Бр! и Чт.БР4; Уст,Т4, сооб-

@ение, принятое по сигналу СИ1 в приемный регистр 21 и переданное по сигналу СИ2 в передающий регистр 4 канала l.m.п., в следующем такте без изменений по сигналу СИ1 переписывается в приемный регистр 21 канала l.m.(n+1).

"Передача 2", Если не выполняются операции Зп.БРЗ.Уст.ТЗ.Пр.2; Зп.

БР4,Чт.2.БР1 и Чт,БР5.Уст,Т5, со3о,общение, принятое по сигналу СИ1 в приемный регистр 5 и переданное по сигналу СИ2 в передающий регистр 17 канала l.m,n, в следующем такте без изменений по сигналу СИ! переписывается в приемный регистр 5 канала

1,(в+1).п обмена.

Режим "Транзит" предназначен для приема сообщений, поступающих на первый и второй приемные регистры 21 и 5 и передачи их соответственно с выходов второго и первого передающих регистров 17 и 4. Режим "Транзит" состоит из двух подрежимов: "Транзит 1" и ",Транзит 2", I

"Транзит 1", По сигналу Чж, 1,1 ..

Св, 1,2 (означающему, что в приемный регистр 21 принято сообщение, адре.сованное модулю 2, подключенному к одному из n-x каналов 1 обмена Других . групп) и сигналу Т5 выполняется операция Зп.БР5, Если есть сигнал Св.2 или сигнал Сбр.Рг.17, по сигналу Зп,БР5 выполняется операция

Чт,БР5.уст.Т5, Если сигналы Св. 2 и

Сбр,Рг,17 отсутствуют, формируется сигнал Уст,Т5, по которому в следуюшем такте с приходом сигнала СИ1 пятый триггер управляющего регистФормула изобретения

15 98369 ра 10 переходит в состояние "Занят" (Т5), а в приемный регистр 21 канала l.m.(п+1) обмена переписывается нулевое.;сообщение из передающего регистра 4 канала l,m.n. обмена (ес. ли в последнем в предыдущем такте вместе с операцией Зп.БР5 одновременно не выполнялись операции Чт,l °

БР1 или Чт,БР4,Уст.T4). Ilo сигналу

Т5 если есть сигналы Св.2 или t0 ,Сбр, Pr.17, выполняется операция

Чт.БР5.Уст.Т5.

"Транзит 2", Ilo сигналу Св,2.1

Чж,2.2 (означающему,. что в прием— ный регистр 5 принято сообщение, ад- 1з ресованное модулю 2, подключенному к одному из каналов 1 обмена данной втой группы) и сигналу Т4 выполняется операция Зп.БР4, Если есть сигнал Св.l или сигнал Сбр.Рг.4, по сигналу Зп.SP4 выполняется операция

Чт.БР4,Уст.Т4. Если сигналы Св,l и

Сбр.Рг.4 отсутствуют, формируется сигнал Уст.Т4, по которому в следую щем такте с приходом сигнала СИ1 четвертый триггер управляющего регистра 10 переходит в состояние

"Занят" (Т4), а в приемный регистр

5 канала l (m+1).п. обмена переписы вается нулевое сообщение из переда- зв ющего регистра 17 канала l,m.n обмена (если в последнем в предыду щем такте вместе с операцией Зп.БР4 одновременно не выполнялись операци

Чт.2. БР1 или Чт,6P5,Уст.T5). По сигналу Т4, если есть сигналы Св.l или Сбр.Рг.4, выполняется операция

Чт,БР4. Уст.Т4.

Режим "Запись" предназначен для приема сообщения из модуля 2.m.n. в канал l.m.n. обмена и передачи его, с выходов первого либо второго пере дающих регистров 4 и 17, Когда модулю 2.m.n. необходимо передать сообщение, он посылает сигнал 5

З.пер., поступающйй на вход блока ll, и выставляет сообщение на своем информационном выходе, По сигналу З.пер, и сигналу Tl выполняется операция

Зп.БР1, Уст.Tl. По сигналу СИ2 и сиг налу Tl формируется сигнал Опр. БВИ, ЗО по которому в зависимости от резуль тата сравнения адресов в блоке 13 устанавливается один из триггеров регистра 14 признака передачи. Если не выполняется операция Чт.БР4, Уст, Т7,. но есть сигналы Св.1 или Сбр, Рг,4, то по сигналу il.Т1 или сигналу

llJ1.Т2 выполняется операция Чт,1,БР1.

9 16

Если не выполняется операция Чт,I Р5.

Уст.Т5 но есть сигналы Св.2 или

Сбр,Рг.17, по сигналу П.2.Т3 или сигналу П.Tl (в отсутствии операции

Чт,l.БР1) выполняется операция Чт,2, БР,1.

Таким образом, предлагаемое уст;. ройство обладает более высоким быстродействием, чем известное,обеспечивая обмен, сообщениями между модулями вычислительной системы по бо-лее коротким путям.. 1, Устройство связи для вычислительной системы, содержащее блок формирования тактовых импульсов и первую группу каналов обмена, причем п-ый канал обмена первой группы (п=1,М) содержит первые приемный и передающий регистры, первый элемент ИЛИ, блок сравнения, регистр адреса, управляющий регистр, блок коммутации управляющих сигналов и три буферных регистра, управляющие входы которых соединены соответственно с первым, вторым и третьим выходами блока коммутации управляющих сигналов, четвертым и пятым выхОдами соединенного соответственно с первым управляющим входом первого передающего регистра и первым входом управляющего регистра, второй вход которого соединен с первым входом блока коммутации уп.равляющих сигналов, управляющим входом первого приемного регистра и первым выходом блока формирования тактовых импульсов, второй выход которого соединен с вторым управляющим входом первого передающего регистра и третьим входом управляющего регистра, выход которого подключен к второму входу блока коммутации управляющих..сигналов, второй и третий выходы и второй вход которого являются и-ым управляющим выходом первой . группы устройства, четвертый вход управляющего регистра и третий вход блока коммутации управляющих сигналов являются и-ым управляющим входом первой группы устройства, четвертый вход блока коммутации управляющих сигналов подключен к выходу блока сравнения, первым входом подключенного к выходу реги стра адреса и перво " му информационному входу первого буферного регивтра, второй информацичетвертого и пятого буферных регист ров, первые и вторые управляющие входы которых подключены соответственно к девятому - двенадцатому выходам блока коммутации управляющих сигналов, тринадцатый выход которого соединен с первым управляющим р- входом второго передающего регистра, вторым управляющим входом связанно10 го с вторым управляющим входом пер вого передающего регистра, а выходом - с информационным входом второго приемного регистра и-го канао- ла обмена (m+1)-ой группы, информаts ционный вход второго приемного регистра и-го канала обмена m-ой груп-. пы подключен к выходу второго передающего регистра и-го канала обмена (m-1)-ой группы, информационный .вход щ второго приемного регистра и-ro канала обмена первой группы соединен с выходом второго передающего регистра и-го канала обмена M-ой группы, в каждом канале обмена управляю2s щий вход второго приемного регистра .соединен с управляющим входом первого приемного регистра, выход которого подключен к информационному входу пятого буферного регистра, вы30 ход второ ro элемента ИЛИ связан с информационным входом второго передающего регистра, а третий вход - с выходом второго приемного регистра, информационными входами третьего и четвертого буферных регистров и третьим входом блока сравнения, второй информационный вход первого буферного регистра, выходы второго и третьего буферных регистров, второй вход и второй и третий выходы блока коммутации управляющих сигналов, третий вход блока коммутации управляющих сигналов и четвертый вход управляющего регистра и-го канала m-ой груп45 пы являются соответственно и-ми информационными входом и выходом; п-ми управляющими выходом и входом m-ой группы устройства.

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок выбора магистрали содержит две группы элементов сложения по модулю два, два элемента ИЛИ, два элемента НЕ и три элемента И, причем выходы элемейтов И подключены к выходу блока, И а первые входы - к управляющему ду олока, первый и второй информационные входы которого связаны соответственно с первыми и вторыми

17 9 онный вход которого связан с и-ым информационным входом первой группы устройства, выходы второго и третьего буферных регистров являются и-ым информационным выходом первой группы устройства, информационный вход второго буферного регистра связан с вторым входом блока сравнения, пе вым входом первого элемента ИЛИ и выходом первого приемного регистра, информационный вход которого подключен к выходу первого передающего ре.гистра (n-1)-го канала обмена первой группы, информационный вход перв го передающего регистра соединен с выходом первого элемента ИЛИ, выход первого передающего регистра й-го канала обмена первой группы соединен с информационным входом первого приемного регистра первого канала обмена первой группы, о т л и ч а ю— щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены И-1 группа каналов обмена по М каналов в каждой группе, а в каждый канал обмена введены вторые приемные и передающий регистры, второй элемент ИЛИ, четвертый и пятый буферные регистры, первый и второй элементы И, блок выбора магистрали и регистр признака передачи, причем в и-ом канале m-ой группы (м=1И) первый и второй входы регистра-признака передачи соединены соответственно с первым и третьим входами управляющего. регистра, а .третий вход — с выходом блока выбора магистрали, управляющий вход которого связан с шестым выходом блока комму-. тации управляющих сигналов, пятым входом соединенного с выходом регистра признака передачи, а седьмым и восьмым выходами - соответственно с управляющими входами первого и второго элементов И, информационные входы которых подключены к информационному выходу первого буферного регистра и первому информационному входу блока выбора магистрали, вторым информационным входом свя занного с информационным выходом регистра адреса, информационные выходы первого и второго элементов И сое динены соответственно с вторым входом первого элемента ИЛИ и первым входом второго элемента ИЛИ, третий вход первого элемента ИЛИ и второй вход второго элемента ИЛИ соединены соответственно с выходами

83699 18

19 983699 20 входами первой и второй групп зле- второго элемента ИЛИ и через второй ментов сложения по модулю два, выхо- элемент НЕ - с третьим входом второды которых подключены соответствен- го элемента И. но к группам входом первого и второго элементов ИЛИ, выход первого эле- Источники информации мента ИЛИ соединен с вторыми вхо- принятые во внимание при экспертизе дами первого и второго элементов И 1, Авторское свидетельство СССР и через первый элемент HE - с вторым Ф 734654, кл, G 06 F 3/04, 1978, входом третьего элемента И, третий 2. Авторское свидетельство СССР вход которого соединен с третьим to Ю 80295?, кл. G 06 F 3/04, 1979 входом первого элемента И и выходом (прототип), 983699 ираж 1 одписное

ВНИППИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, в-35, Рауаская наб., д. 4/5 аказ атент, г, жгород, ул. роектная, илиал

Составитель В, Вертлиб

Редактор A,Øèøêèíà Техред И. Гергель Корректор Г, Решетник