Устройство для регистрации однократных сигналов

 

Союз Советски к

Социапистнческнв

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

< > 983742 (6l ) Дополнительное к авт. свнд-ву (22) Заявлено 12.1).80 (2! ) 3002935/18-24 с присоединением заявки J4 (23) Приоритет (51) М. Кл.

G 09 С 3/00

Ркудвретвввныв квмнтвт

СССР аа двлвм извврвтвнвй и открытий

Опубликовано 23..12..82. Бюллетень № 47

Дата опубликования описания 25.12.82 (5Ç) УЛК681.327. .ll(088.8) А.И. Беркутов, И.П. Гиривенко, М.И. Ефимчи

E.È. Прошин и В.H. Штырков

f !

:/ (72) Авторы изобретения (7I) Заявитель (54) УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ

ОДНОКРАТННХ СИГНАЛОВ

Изобретение относится к информационно-измерительной технике и может быть использовано для исследования однократных сигналов.

Известно устройство для регист рации однократных сигналов, содержащее аналого-цифровой преобразователь, блоки памяти, счетчики, схемы сравнения и генератор тактовых импульсов $1 j.

Недостатком этого устройства является то, что регистрация однократных сигналов с широким диапазоном изменения длительности с приводйт либо к потере информации (промахам), когда длительность регистрируемого сигнала t< больше длительности развертки t, либо к снижению точности, когда длительность развертки t в больше длительности регистрируемого сигнала

Наиболее близким к предлагаемому по технической сущности является устройство для регистрации однократных сигналов, содержащее аналого-цифровой преобразователь, блок управления, схемы сравнения, счетчики, блоки памяти и генератор импульсов (27.

Недостатком известного устройства является потеря информации (промах), вызванная однократным .выделением конца сигнала при многократном его появлении в условиях априорной неопрещ деленности относительно длительности и спектра исследуемого сигнала.

Целью изобретения является повышение точности устройства.

Поставленная цель достигается тем, что устройство для регистрации однократных сигналов, содержащее блок квантования сигнала по уровню, выход которого подключен к входу аналого-цифрового преобразователя, блок управления, первый и второй выходы которого соединены с первым входом первого блока памяти и входом первого счетчика соответственно, а первый вход - с выходом генератора импуль98374 сов, и блок отображения, входы которого подключены к выходам первого блока памяти и первого счетчика, содержит первую схему сравнения, первый вход и выход которой подключены к выходу аналого-цифрового преобразователя и второму входу блока управления соответственно, первый регистр, входы которого соединены с выходами аналого-цифрового преобразователя и 10 первой схемы сравнения, а выход — с вторыми входами первой схемы сравнения и первого блока памяти соответственно, второй счетчик, входы которого подключены к выходу генератора импульсов и третьему выходу блока управления, второй блок памяти, первый и второй входы которого соединены с первым выходом блока управления и выходом второго счетчика, вторую схему щ сравнения, первый вход и выход которой подключены к выходу первого счетчика и третьему входу блока управления соответственно, блок вычитания, первый вход и выход которого подключены к выходу второго блока памяти и второму входу второй схемы сравнения соответственно, третий счетчик, вход и выход которого соединены с четвертым выходом блока управления и вторым входом блока вычитания, и блок выбора отсчетов, входы и выход которого подключены к третьему выходу блока управления, выходам первой и второй схем сравнения и третьим входам первого и второго блоков памяти соответственно, Кроме того, блок выбора отсчетов содержит четвертый счетчик, первый вход которого соединен с первыми вхофо дами пятого счетчика, первого коммутатора, второго регистра, делителя частоты, второго коммутатора, реверсивного счетчика и является первым входом блока, второй вход — с вторым входом пятого счетчика и выходом тре45 тьей схемы сравнения, а выход — с вторым входом делителя частоты и входом первого дешифратора, выходы которого подключены к первым входам первого сумматора и третьей схемы сравнения и первому и второму входам третьего коммутатора, третий вход которого соединен с первым входом третьего регистра, вторым входом реверсивного счетчика и выходом четвертой схемы сравнения, четвертый вход коммутатора подключен к третьему входу реверсивного счетчика и выходу

2 ф второго дешифратора, а выход - к первому входу третьего сумматора, выход которого соединен с вторым входом второго коммутатора, а второй вход— с вторым входом третьего регистра, первым входом четвертого сумматора и выходом реверсивного счетчика, четвертый и пятый входы которого подключены к выходу второго коммутатора и первому выходу делителя частоты, третий вход второго коммутатора подклю,чен к выходу третьего регистра, третий и четвертый входы делителя частоты являются соответственно вторым и третьим входами блока, а второй выход подключен к третьему входу пятого счетчика, выход которого соединен с входом второго сумматора, выход которого подключен к второму входу первого сумматора, выход первого сумматора соединен с вторым входом третьей схемы сравнения и вторым Вхо дом первого коммутатора, выход которого подключен к второму входу четвертого сумматора, выход которого соединен с входом второго дешифратора, первым входом четвертой схемы сравнения, второму входу второго регистра и является выходом блока, а выход второго регистра соединен с вторым входом четвертой схемы сравнения..

На фиг. l представлена структурная схема устройства; на фиг. 2 — форма сигнала и процесс его регистрации; на фиг. 3 — таблица значений; на фиг.4 пример воспроизведения сигнала.

Устройство содержит блок 1 квантования (входного) сигнала по уровню, аналого-цифровой преобразователь 2, первую схему 3 сравнения, первый регистр 4, первый блок 5 памяти, блок 6 отображения, первый счетчик 7, вторую схему 8 сравнения, блок 9 управления, генератор 10 (тактовых) импульсов, второй счетчик 11, второй блок 12 памяти, блок 13 вычитания, четвертый счетчик 14, блок 15 выбора отсчетов, третий счетчик 16, третий регистр 17, первый дешифратор 18, пятый счетчик 19, первый коммутатор 20, четвертую схему 21 сравнения кодов, второй регистр 2?, второй сумматор 23, первый сумматор 24, третью схему 25 сравнения концов, четвертый сумматор 26, делитель 27 частоты, третий коммутатор 28, третий сумматор 29, второй коммутатор 30, реверсивный счетчик 31, второй дешифратор 32, 5 98374

Устройство работает следующим о6разом.

Перед началом работы с помощью блока 9 управления (фиг. 1) второй 11 и четвертый 14 счетчики, а также ревер- 5 сивный счетчик 31 и пятый счетчик 19 обнуляются.

Входной сигнал x(t) усиливается, преобразуется в код в аналого-цифроВоМ преобразователе 2 с максимальной частотой f поступает на первую схему 3 сравнения, где сравнивается с дискретным значением сигнала х(Ц, поступающим с первого регистра 1

В момент пересечения исследуемым сигналом уровня квантования х1 (в момент смены кода на выходе АЦП 22 (фиг. 2а) первый 5 и второй 12 блоки памяти переводятся в режим записи и

,происходит запись кода, сигнала x(t) в первый блок 5 памяти и в первый .регистр 4, а в момент взятия отсчета во второй блок 12 памяти.

При окончании записи значений сигнала х и t наступает режим воспроиз-

4 4 ведения и длится до появления последующего дискретного значения сигнала х () . Интервал времени — между появлением двух со.седних значений сигнала х (t) и

x<(t) оказывается меньше суммарного интервала времени 5 t цикла записи и цикла воспроизведения t „, ПоЧЪ этому ни одно зарегистрированное значение сигнала не успевает вывес- з5 тись (воспроизвестись) с блоков 5 и 12 памяти. Таким образом, получается как бы непрерывный режим записи и в момент пересечения исследуемым сигналом уровня квантования х, (в мо- 40 менты смены кода на выходе АЦП 2) (фиг. 2в) блоки 5 и 12 памяти переводятся в режим записи и происходит запись кода сигнала х в первый блок памяти и в первый регйстр 4, а в момент взятия отсчета t - во второй блок 12 памяти.

При окончании записи значений сигнала х и и наступает режим воспроизведейия и длится до появления последующего значения сигнала x (t>).

Интервал времениЬй = t — t оказы-. вается меньше интервала времени ht поэтому ни одно зарегистрированное значение сигнала не успевает вывестись (воспроизвестись) с блоков 5 и

12 памяти. Таким образом, вновь получается как бы непрерывный режим запи2 6 си и в момент t (йиг. 2а) блоки 5 и 12 памяти переводятся в режим записи. и т.д.

После записи значений сигнала х, наступает режим воспроиэведе9 ния. 1нтервал времени ДС вЂ”вЂ” больше интервала времени ht<, поэтому зарегистрированные значения сигнала в определенной последовательности выводятся с блоков 5 и 12 памяти. Далее происходит восстановление полиномом нулевого порядка и отображение формы зарегистрированной части сигнала x(t). При этом код сигнала, хра" нящийся в первом блоке 5 памяти, в определенной последовательности выводится на блок 6 отображения, определяя положение светящейся точки по вертикали. Одновременно с этим с второго блока 12 памяти соответствующий код момента взятия отсчета поступает на блок восстановления и сдвига иэображения, состоящего из первого 7 и третьего 16 счетчиков, блока 13 вычита" ния и второй схемы 8 сравнения. В теАИ чение (где Qt — интервал дискре С тизации) тактов воспроизведения код сигнала х сместится по горизонтальЬЦ ной оси на — дискретных эначеgt ний и на блоке отображения 6 высвеQtq титсл — точек с равными амплитудаpt ми х . Затем в течение

1 Дt тактов воспроизведения на блоке 6 отобра"

t2.— жения высветится точек с равными амплитудами х,, далее слеtЗ С 2дующие -- точек с амплитудой t и т.д.

В момент t пересечения сигналом

x(t) уровня квантования х В блоки 5 и 12 памяти переводятся в режим за- . писи и т.п.

Таким образом, при регистрации сигнала x(t) интервал времени Ь t„ между появлением двух соседних отсчетов может быть Mpíüíå суммы времени цикла записи -, и цикла воспроизведения и „В, а также больше суммы времени цйкла записи t и цикла воспроизведения

Ц

В первом случае осуществляется непрерывная запись, во втором после записи осуществляется воспроизведение зарегистрированных значений сиг983742

8 нала в определенной последовательности, восстановление и отображение зарегистрированной части сигнала.

В момент и переполнения памяти значения сигнала х,, й2 исключаются, а на их место записываются последующие значения сигнала х, и т (фиг.2б).

При окончании записи значений сигнала х и 1 блоки 5 и 12 памяти переводятся в режим воспроизведения. При этом в определенной последовательности из блоков 5 и 12 памяти выводятся зарегистрированные значения сигнала и на блоке 6 отображения высвечивается восстановленный сигнал. 15

В момент t< пересечения сигнала

x(t) уровня квантования х (в моо мент смены кода на выводе АЦП 2) значения сигнала х,,„ исключаются, а на их место записываются значения сигнала х0, t >.

При окончании записи значений сигнала х, блоки 5 и 12 памяти переводятся в режим воспроизведения и т.д. 25

После записи последнего значения си гнала х, -т. @ начинается непрерывный процесс воспроизведения, восстановления и отображения сигнала x(t).

Рассмотрим как выбирается номер зо позиции записи и воспроизведения зарегистрированной части сигнала (всего сигнала) .

Устройство реализует выбор номера позиции ч при записи в соответствии с выражением, взятым иэ таблицы (фиг. 3) 0 = n +2 где и = 2 > (1 —;2")

i = 0,1,2,..., (, о"- 1)

I =О, n=1.

Так как в выражении (1) две переменные К и i, то возможен ряд вариантов реализации выбора номера позиции 5

Q при записи. B данном случае реализуется вариант, когда n = const, = наг после того, как i изменится от

0 до своего максимального значения

50 („- 1) п увеличивается на единицу.

0rtlX

После того, как и достигнет своего максимального значения (2 + 2 ), происходит увеличение на единицу К и все процессы повторяются до тех пор, пока не кончится исследуемый сигнал x(t).

Рассмотрим воспроизведение информации при выводе с блоков 5 и 12 памяти, При записи первого значения кода сигнала х и момента взятия отсчета

"1", нулевой код с четвертого счетчика 14 поступает на вход первого дешифратора 18, который в данном случае осуществляет операцию возведения в степень числа "?и в двоичном коде.

Исключение составляет минус первая степень (I(= О), при этом результат возведения равняется нулю.

Через третий коммутатор 28 происходит двоичннй код, соответствующий единице (2К), так как К = О, и поступает на третий сумматор 29, где суммируется с нулевым кодом, поступающим с выхода реверсивного счетчика 31

Код с третье о сумматора 29 проходит через второй коммутатор 30 и поступает на четвертый вход реверсивного счетчика 31, однако не устанавливается в него, так как во втором слагаемом 2" — первое значение = 0, следовательно, второе слагаемое должно бить равно нулю (2 = 1, так как

К вЂ” 0). Выходной код реверсивного счетчика 31 устанавливается в третий регистр 17 и поступает на один из входов четвертого сумматора 26, где складывается с первым слагаемым выражения (1) .

Рассмотрим теперь как получается первое слагаемое выражения (1). Нулевой код с пятого счетчика 19 поступает на один из входов второго сумматора 23, на второй вход которого постоянно поступает код единицы "1 . Код единицы с выхода второго сумматора 23 поступает на один из входов первого сумматора 24, на другой вход г,,к-1 которого поступает нулевой код (2 с первого дешийратора 18, так как

К = 0. Далее код единицы с первого сумматора 24 поступает на третью схему 25 сравнения кодов, где сравнивается с кодом единицы, поступающим с первого дешифратора (? ) 18. Третья к схема 25 сравнения в данном случае не вносит никаких изменений в работу устройства, так как она вырабатывает импульс в тот момент, когда код с Bbl хода первого сумматора 24 превышает код,поступающий с первого дешифратора (". ) 18. Код с первого сумматора 24 также проходит через первый коммутатор 20 и поступает на второй вход четвертого сумматора 26. С выхода четвертого сумматора 26 код номера позиции памяти О, в которое записыва9 98374 ется новая информация, устанавливается во второй регистр 22, а также поступает на блоки 5 и 12 памяти.

При записи значений сигнала х, (фиг. 2а) через третий коммута-. тор 28 проходит двоичный код, соответствующий единице (2 ), так как К = 0 и поступает на третий сумматор 29, где суммируется с нулевым кодом, поступающим с выхода реверсивного 1О. счетчика 31. Код с третьего сумматора 29 проходит через второй коммутатор 30 и устанавливается в реверсивный счетчик 31 импульсом с делителя 27 частоты, Далее код единицы с выхо-15 да реверсивного счетчика 31 устанавливается в третий регистр 17 и поступает на первый вход четвертого сумматора 26, на второй вход которо-. го также поступает код единицы, так 2р как состояние пятого счетчика 19 не изменилось.

Код двойки с четвертого сумматора 26 устанавливается во второй регистр 22, а также поступает на бло- 25 ки 5 и 12 памяти.

Далее процессы выбора номера пози-. ции О при записи аналогичны.

При записи 17-го (— „-- +1) значения зр

Qwax сигнала х 1 и момента взятия отсчета т.е. йри переполнении памяти (К = 1) пятый счетчик 19 считает импульс с делителя 27 частоты, который обнуляет реверсивный счетчик 31. Код, З5 поступающий на вход реверсивного счетчика 31 с второго коммутатора 30, не устанавливается, поэтому на первый вход четвертого сумматора 26 поступает нулевой код, а на второй вход двойки . С выхода четвертого сумматора 26 код двойки устанавливается во второй регистр 22,а также поступает на блоки 5 и 12 памяти.

Далее аналогичным образом формиру- "5 ются номера поэици" g s соответствии с выражением (1).

При воспроизведении на второй вход четвертого сумматора 26 через первый коммутатор 20 постоянно проходит код единицы "1". Таким образом получает-. ся реализация первого слагаемого для выражений из таблицы (фиг. 3).

Реализацию второго слагаемого для выражений из таблицы (фиг. 3) получаем аналогичным образом, как и второе слагаемое при записи в выражении (1). Отличие состоит в том, что после

2 10 первого значения номера позиции большего, чем номер позиции 0>, на которой остановился процесс регистрации сигнала, четвертой схемой сравнения . кодов 21 вырабатывается управляющий сигнал И 1, который осуществляет переход от реализации первого выражения таблицы (фиг. 3) к второму выражению. Номер позиции 0 хранится во втором регистре 22 памяти.

Управляющий сигнал И 1 во-первых, устанавливает в третий регистр 17 памяти код с реверсивного счетчика 31, необходимый для перехода от реализации второго выражения таблицы (фиг„ 3) к реализации третьего выражения, во-вторых, управляет третьим коммутатором 28, через который проходит с выхода первого дешифратора 18 код 2К, а не 2к, как раньше. Тем самым получаем сумму (2 + 2 ). Это к- есть не что иное, как первое значение второго слагаемого для второго выра><ения таблицы (фиг. 3), так как

2 <, . + 2к-"= 2 к " (+

Переход от реализации второго выражения таблицы (фиг. 3) к третьему осуществляется следующим образом.

После того, как Я =-Д второй дешифХ яд ратор 32 управляет третьим коммутатором 28, который пропускает в данном случае код 2 . Одновременно с этим в реверсивный счетчик 31 через второй коммутатор кода 30 с третьего регистра 17 памяти устанавливается код 2К г, который далее суммируется с кодом 2 на третьем сумматоре 29, и вновь устанавливается в реверсивный счетчик 31, тем самым получаем первое зна" чение второго слагаемого для третьего выражения 2 (Г +1).

Таким образом, на одном из входов четвертого сумматора 26 получаем первое слагаемое для выражений таблицы (фиг. 3 ), а на другом - второе слагаемое.Далее код номера позиции, с ко" ! торой должна быть выведена информация, поступает на первый 5 и второй 12 блоки памяти.

После того как Q> — — Qq, т.е. выведется последнее значение сигнала и времени, последовательность вывода дискретных значений повторяется, т.е. сначала она соответствует первому выражению таблицы (Фиг. 3), а затем второму, третьему, первому, второму и т,д. Это осуществляется благодаря тому, что после того, как

98374

Q> = g< реверсивний счетчик З1 обнуляется четвертой схемой 21 сравнения кодов, а это представляет не что иное, как первое значение второго слагаемого в первом выражении таблицы (фиг. 3.1 °

Исключение промахов достигается тем, что после каждого нового записанного значения сигнала и времени начинается режим воспроизведения, При 10 переходе от режима воспроизведения к режиму записи необходимо помнить номер позиции, на которой остановился процесс записи. Так как режим воспроизведения не влияет на первое слага- 15 емое выражения (1 ), то достаточно помнить второе слагаемое 2, этоro выражения (1), которое при переходе от воспроизведения и записи устанавливается в реверсивный счетчик 31 zo через второй коммутатор 30. Это звпоминание осуществляет третий регистр 17.

Число зарегистрированных отсчетов исследуемого сигнала x ® может превышать число отсчетов, выводимых на 25 блок 6 отображения, так как емкость памяти превышает емкость (матричного блока 5 памяти. Таким образом, на блоке 6 отображения высветится часть

fсигнала х(t),Äëëпросмотра формы все- зо

ro сигнала х(Ф) предусмотрен сдвиг изображения, который осуществляется блоком 13 вычитания и третьим счетчиком 16.

Так момент взятия отсчета (код времени)определяет положение светящейся точки по горизонтали. Если увеличивать или уменьшать этот код, то соответствующая светящаяся точка этому моменту времени будет сдвигаться по экрану блока 6 отображения то вправо, то влево. В том случае, если увеличивать или уменьшать код моментов взятия отсчетов всего сигнала х (4) на одинаковую величину 5, то происходит сдвиг всего изображения на величину .

С помощью блока 9 управления увеличиваем или уменьшаем код третьего счетчика 16, который поступает на блок 13 вычитания, на второй вход которого с второго блока 12 памяти поступает код моментов взятия отсчетов.

Таким образом осуществляется сдвиг изображения. Ы

Восстановление зарегистрированного сигнала, части сигнала осуществляется полиномом нулевого порядка, ко2 12 торый реализуется на первом счетчике 7 и второй схеме 8 сравнения кодов, На первый счетчик 7 поступают импульсы частоты воспроизведения. Код с выхода первого счетчика 7 поступа- ет на блок 6 отображения, определяя положение светящейся точки по горизонтали, а также на один из входов второй схемы Я сравнения кодов, на второй вход которой с блока 13 вычитания поступает нсдвинутый" код момента взятия отсчета. Код первого счетчика 7 увеличивается на единицу с каждым тактом воспроизведения, а код х (Фиг. М ), определяющий положение светящейся точки по вертикали, остается постоянным. Поэтому на блоке 6 отображения последовательно высветит - 4-

CR () ТОЧЕК С PRBHIIHH аМПЛИ-, kBk +, тудами. В момент - (йиг. 4 Я равенства кодов, поступающих на вторую схему 8 сравнения кодов, с нее на делитель 27 частоты поступает сигнал, необходимый для йормирования последующего номера позиции памяти g . .Этот сигнал также поступает на блок f управления, благодаря чему выводится последующее зарегистрированное значение сигнала х „< и времени, .

Теперь на блоке 6 отображения высвеФ- ° .Ф 1

THTC I > TQ IRK C PBBHblMH амплитудами х <

Устройство игключает промахи при регистрации однократных сигналов и спектра исследуемого сигнала. Исходя из этого следует ожидать большой экономический эййект, особенно при исследовании трудноповторимых и дорогостоящих экспериментов, Формула изобретения

1. Устройство для регистрации однократных сигналов, содеращее блок квантования сигнала по уровню, выход которого подключен к входу аналого-цифрового преобразователя, блок управления, первый и второй выходы которого соединены с первым входом первого блока памяти и входом первого счетчика соответственно, а первый вход — с выходом генератора импульсов, и блок отображения, входы которого подключены к выходам первого блока памяти и первого счетчика, о тл и ч а ю щ е е с я тем, что, с целью повышения точности устройства, оно содержит первую схему сравнения, 13 98374 первый вход и выход которой подключены к выходу аналого-цифрового преобразователя и второму входу блока управления соответственно, первый регистр, входы которого соединены с вы ходами аналого-цифрового преобразователя и первой схемы сравнения, а выход " с вторыми входами первой схемы сравнения и первого блока памяти соответственно, второй счетчик, входы 1о

-которого подключены к выходу генератора импульсов и третьему выходу блока управления, второй блок памяти, первый и второй входы которого соедине-. ны с первым выходом блока управления и выходом второго счетчика,.вторую схему сравнения, первый вход и выход которой подключены к выходу первого счетчика и третьему входу блока управления соответственно, блок вычитания, 2О первый вход и выход которого подключены к выходу второго блока. памяти и второму входу второй схемы сравнения соответственно, третий счетчик, вход и выход которого соединены с четвертым выходом блока управления и вторым входом блока вычитания, и блок выбора отсчетов, входы и выход которого подключены к третьему выходу блока управления, выходам пер- зо вой и втброй схем сравнения и третьим входам первого и второго блоков памяти соответственно.

2. Устройство по и. 1, о т л и ч а s) щ е е с я тем, что блок выбо35 ра отсчетов содержит четвертый счетчик, первый вход которого соединен с первыми входами пятого счетчика, первого коммутатора, второго регистра, делителя частоты, второго коммутатора, реверсивного счетчика и является первым входом блока, второй вход - с вторым входом пятого счетчика и выходом третьей схемы сравнения, а выход - с вторым входом делителя частоты

45 и входом первого дешийратора, выходы которого подключены к первым входам первого сумматора и третьей схемы срав. нения и первому и второму входам тре2 14 тьего коммутатора, третий вход которого соединен с первым входом третьего регистра, вторым входом реверсивного счетчика и выходом четвертой схемы сравнения, четвертый вход коммутатора подключен к третьему входу реверсивного счетчика и выходу второго дешийратора, а выход — к первому входу третьего сумматора, выход которогО соединен с вторым входом второго коммутатора, а второй вход — с вторым входом третьего регистра, первым вхо" дом четвертого сумматора и выходом реверсивного счетчика, четвертый и пятый входы которого подключены к выходу второго коммутатора и первому выходу делителя частоты, третий вход второго коммутатора подключен к выходу третьего регистра, третий и четвертый входы делителя частоты являются соответственно вторым и третьим входами блока, а второй выход подключен к третьему входу пятого счетчика, выход которого соединен с входом второго сумматора, выход которого подключен к второму входу первого сумматора, выход первого сумматора соединен с вторым входом третьей схемы сравнения и вторым входом первого коммутатора, выход которого подключен к второму входу четвертого сумматора, выход которого соединен с входом второго дешийратора, первым входом четвертой схемы сравнения, второму входу второго регистра и является выходом блока, а выход второго регистра соединен с вторым входом четвертой схемы сравнения.

Источники информации, принятые во внимание при экспертизе

1. Гормон. Коннели. Простая система для цифровой регистрации данных импульсного эксперимента по изучению кинетики химических реакций. "Приборы для научных исследований", 1972, N 8.

2. Авторское свидетельство СССР

N 703846, кл. (i 06 K 15/?0, 1975 (прототип).

983742

Составитель А. Горностаев

Редактор Н ..Пазаренко Техред Корректор Г. Orap

Заказ 9931/60 Тираж 472 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

11 035 Москва N-)5 Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная,4