Преобразователь кода в частоту

 

<Ä>984031

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-sy— (И) М. Кл.з (22) Заявлено 010481 (21) 3270060/18-21

Н 03 К 13/02 с присоединением заявки М—

Государственный комитет

СССР по делам изобретений и открытий (23) Приоритет—

tf3) УДК 681 ° 325 (088. 8) Опубликовано 231282. Бюллетень Йо 47

Дата опубликования описания 231282 (72) Авторы изобретения

B ..H. КуваеВ, В.И.. Стахно, A. П. Егоров и.М.

)3Д1 "Я -;;л руктбрфхуф;;, ... ргии „, Научно-исследовательский и опытно-конс институт автоматизации черной металл (73) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ КОДА В ЧАСТОТУ

Изобретение относится к телемеха нике, измерительной и вычислительной технике и может быть использовано в системах обработки и передачи информации, а также в измерительной технике в качестве магазина частот.

Известен преобразователь кодчастота, содержащий управляемые делители частоты, регистр входного ко.да, элементы И и элемент ИЛИ 1 3.

Существенным недостатком этого преобразователя является то, что импульсы выходной частоты следуют неравномерно, а коду пропорциональна усредненная частота. Это существен- t5 но снижает область применения устройства.

Известен преобразователь кода в частоту, который содержит генератор опорной частоты, регистр входного кода, счетчик, клапаны и устройство для изменения частоты следования импульсов по закону квадратичной гиперболы С23.

Введение в преобразователь такого сложного устройства, как устрой-, ство для изменения частоты следования импульсов, по закону квадратичной гиперболы снижает надежность работы преобразователя. Данное устрой-. ство имеет свою погрешность в реали эации функции квадратичной гиперболы, что сказывается на точности преобразования кода в частоту импульсов. Кроме того, выполнение устройства таким образом, что -код записывается за цикл измерения только один раз — по импульсу выходной частоты,приводит к тому, что при быстроизменяющемся коде выходная частота может существенно отличаться от

Г средневзвешенного кода эа цикл измерения.

При преобразовании малых значений входного кода продолжительность цикла иэмерения существенно удлиняется, следовательно, быстродействие преобразователя уменьшается при уменьшении преобразуемого кода, а в случае уменьшения входного кода до нуля преобразователь фактически прекращает свою работу.

Указанные недостатки ограничивают.область применения этого преобразователя в системах обработки и передачи информации, особенно быстродействующих с широким диапазоном изменения входного кода, и в других устройствах телемеханики и вычислительной техники.

984031

Цель изобретения — повышение точности и быстродействия, а также расширение функциональных воэможностей, преобразования кода в частоту, Поставленная цель достигается . тем, что в преобразователь, содержащий генератор опорной частоты, регистр входного кода и счетчик иМпульсов, введены сумматор, два буферных регистра и первый элемент И при этом выходы регистра входного О кода поразрядно соединены с первыми входами сумматора, выходы разрядов которого соответственно подключены к входам первого буферного регистра, выходы которого поразрядно соединены 15 с входами второго буферного регистра, выходы которого поразрядно подключены к вторым входам сумматора, выход переноса которого соединен со счетным входом счетчика импульсов, пер- 2() вая группа выходов которого соединена с входами первого элемента И, выход которого подключен к входам сброса счетчика импульсов и буферных регистров, а выход генератора опорной частоты соединен с тактирующим входом счетчика импульсов и тактирующими входами буферных рЕгистров.

Кроме того, в преобразователь дополнительно введены второй элемент

И и триггер, причем вторая. группа выходов счетчика импульсов соединена с входами второго элемента И, выход которого и выход первого элемента И соединены соответственно с первым и вторым входами установки триггера.

На чертеже представлена структурная схема преобразователя.

Преобразователь включает регистр

1 входного кода, сумматор 2, буферные регистры 3 и 4, счетчик 5, эле- 40 менты И 6 и 7, триггер 8 и генератор

9 опорной частоты.

Выходные шины регистра 1 входного кода поразрядно подсоединены к входам сумматора 2, другие входы сумматора 2 также поразрядно подсоединены к входам буферного регистра 4.

Выходы сумматора 2 соединены со входами первого буферного региСтра 3, а выходы последнего — .со входами буферного регистра 4. Выход переносасумматора 2 соединен с тактируемым входом счетчика 5, а тактирующий вход счетчика 5, как и тактирующие входы регистров 3 и 4, подключены к выходу генератора 9 опорной частоты.

Соответствующие выходы счетчика 5 поразрядно подключены к входам элемента N 6, выход которого соединен со входами сброса счетчика 5 и бу- бО ферных регистров 3 и 4. Кроме того, выход элемента И 6 подключен к одному из установочных входов триггера

8, а другой установочный вход последнего соединен с выходом элемента 65

И 7, входы которого соединены с вы. ходами счетчика 5.

Работает устройство следующим образом.

Входной код Nz, содержащийся в регистре 1, поразрядно суммируется в сумматоре 2 с кодом регистра 4 N>, Код Nx + Nz с выхода сумматора 2 по одному сигналу с тактового генератора 9, например по положительному фронту импульса. опорной частоты, записывается в регистр 3, а по другому сигналу, например по отрицательному фронту импульса, записывается в регистр 4. При наличии сигнала переноса на выходе переноса сумматора 2 и сигнала с тактового генератора 9, например по положительному фронту опорной частоты, содер- . жимое счетчика 5 увеличивается на единицу. Если учесть то, что сумма двух и-разрядных чисел не может иметь число разрядов больше, чем n+1, то содержимое счетчика 5 и регистра 3 (запись в регистр 3 и увеличение содержимого счетчика 5 при наличии сигнала на выходе разряда переноса сумматора 2 происходит одновременно) представляет собой К+и разрядную сумму (К вЂ” количество разрядов счетчика) содержимого счетчика N> (К старших разрядов числа), входного кода и содержимого буферного регистра 4 N .

В начальный момент времени содержимое регистров 3,4 и счетчика 5 равно О. Тогда код на выходе сумматора 2 равен NÄ, по .переднему фронту импульса в регистр 3 записывается

N à по отрицательному этот же код переписывается в регистр 4, и на выходе сумматора имеем число 2.N> которое затем снова записывается в регистр 3, и при наличии разряда переноса содержимое счетчика 5 увеличивается на 1. После следующего цикла сложения импульса опорной частоты имеем 3 N>< и т.д.

Таким образом, после К циклов сложения в счетчике 5 и регистре 3 имеем число N4 — — К-N„.

При появлении единиц на соответствующих входах счетчика 5, т.е. когда И4 становится равным числу Иэ (с точностью до n+1-ro разряда, причем при определении И учитывают, какие выходы счетчика 5 подключены к входу элемента И 6), на выходе элемента И 6 появляется импульс, который сбрасывает регистры 3, 4 и счетчик 5 в нуль, и все повторяется сначала.

Таким образом, на выходе элемента

И 6 импульс появляется тогда, когда

N — — N0 (с точностью до младшего разряда счетчика 5), т,е.

Т

KN= =Nõ, о о х

984031 и тем более т. е. погрешность тем боль åì где N — текущая сумма;

4 ко - количество циклов сложения, IIPH KoToPoM N 4 — — М о (с точностью до младшего разряда счетчик1,);

Т - время достижения равенства (о период следования импульсов генератора 9 опорной частоты;. или преобразуя

lf

No= Т f1 Nx> Т Ы Nx> Гвыма А кi о где N0 - уставка конечной суммы;

Т вЂ” время достижения конечной суммы NQ ф — частота генератора опорной г частоты; выходная .частота преобраэовь х вателя; . A - коэффициент пропорциональ20 ности A= дг.; и — входной код. »

Таким образом, на выходе элемента

И б @меем частоту, пропорциональную коду °

Второй элемент И 7 и триггер 8 служат для расширения функциональных возможностей преобразователя, а имен но для регулирования скважности импульсов. Действительно, при появлении сигнала на выходе первого элемента

И б, т.е. когда N4 — — Мо, триггер устанавливается в единичное состояние, а остальная схема — в исходное состояние. При достижении суммой

N эначениЯ И < Ио, котоРое -опРе4 деляется тем, какие разряды счетчика

5 подключены к входам элемента И 7, триггер 8 переводится в нулевое состояние.

Таким образом, задавая различные соотношения N и Nо, можно изменять скважность выходной частоты в широком диапазоне.

Оценим точность предложенного преобразователя, Допустим, К N„

= Ио(1), где Nx<- входной код,при котором выполняется тождество (1), а частота равна Кзш„„= А.Nx, но так как импульсы на выходе появляются тогда, когда Ко Nx N с точностью до младшего разряда счетчика, то . частота f будет соответствовать аь!х и такому коду

1 )х1+дчто 1со(х1+ д) ио 1 + х4 д

Преобразуя равенство (2), получаем, что абсолютная погрешность преобразователя д < Е о

Х

Nx

Д< — 1

"o

Nx больше входной код, и тем меньше чем больше Ио.

Относительная погрешность определяется как

У м м о — -1 йх

Таким образом, выбирая Но (исходя из максимально возможного Nxeax), можно получить сколь угодно высокую точность преобразования, Более того, считая вес младшего разряда равным

1 и выбирая Но = Nxmax+ lg где N„ „- максимально возможное значение входного кода, имеем и -

Д < х

;Д<1

Nõ max йх-

Д

1 х max++" )

М

<х

Таким образом, задаваясь No и Й можно получить требуемую точность преобразования и коэффициент про порциональности между входным кодом и выходной частотой.

Так как входной код постоянно считывается с регистра входного.кода, то выходная частота будет определяться средневзвешенным входным кодом за период между двумя соседними импульсами входной частоты, что повышает точность и быстродействие преобразователя.

Формула изобретения

1. Преобразователь кода в частоту, содержащий генератор опорной частоты, регистр входного кода и счетчик импульсов, отличающийся тем, что, с целью повышения точности и быстродействия преобразования, в него введены сумматор, два буферных регистра и первый элемент И, при этом выходы регистра входного кода поразрядно соединены с первыми входами сумматора, выходы разрядов которого соответственно подключены к входам первого буферного регистра, выходи которого поразрядно соединены с входами второго буферного регистра, выходы которого поразрядно подключены к вторым входам сумматора, выход переноса которого соединен со счетным входом счетчика импульсов, первая группа выходов которого соединена с вхОдами первого элемента

И, выход которого подключен к входам сброса счетчика импульсов буферных регистров, а выход генератора опорной частоты соединен с тактирующим входом счетчика импульсов и тактирующими входами буферных регистров.

2. Преобразователь по п, 1, о тл и ч а ю шийся тем, что, с

984031 целью расширения функциональных возможностей, в него введены второй элемент И и триггер, причем вторая группа выходов счетчика импульсов соединена с входами второго элемента И, выход которого и выход первого элемента И соединены соответственно с первым и вторым входами установки триггера.

Источники информации, принятые во внимание при экспертизе

1. Гутников В.С. Интегральная электроника в измерительных устрой5 ствах, Л., 1980, с. 238-241.

2. Авторское свидетельство СССР

Р 494847, кл. Н 03 К 13/02,06.07.73 (прототип).