Делитель частоты импульсов

 

Союз Советск нк

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ к лато скомю сеидитильстаю (>i>984057 (И ) Дополнительное к авт. саид-ву (22) Заявлено 24.10. 79 (21) 2831199/18-21 с присоединением заявки М . (23) Приоритет (Sl )M. Кл.

Н 03 К 29/00

Гюеударствснвй квинтет

СССР ао делан нзабрвтений н открытнй

Опубликовано 23.12. 82. Бюллетень Лк 47 (53) УДК 621.318 (088.8) Дата опубликования описания 23 ° 12 82 (72) Авторы изобретения

В.И. Чеусов и А. В. Козырева (71) Заявитель (g4) ДЕЛИТЕЛЬ ЧАСТОТЫ ИМПУЛЬСОВ

Изобретение относится к вычислительной технйке и может быть использовано . в цифровых устройствах автоматики.

Известен делитель частоты импульсов, содержащий три синхронных триггера и элемент совпадения (1 g.

Недостатком этого технического решения является невозможность получения на выходе делителя частоты импульсной последовательности со скважнос- >о тью, равной двум, .в широком диапазоне частот входных сигналов.

Наиболее близким по технической сущности к изобретению является делитель частоты импульсов на (2 +1), сои держащий двоичный счетчик по модулю (2 +1) (23.

Однако известный делитель частоты импульсов имеет низкие функциональные возможности, обусловленные отсутствием возможности в получении выходной ,импульсной последовательности со скваж ностью, равной двум.

Цель изобретения - расширение функциональных возможностей путем получения выходной импульсной последовательности со скважностью, равной двум.

Поставленная цель достигается тем, что в делитель частоты импульсов на а (2 +1), содержащий двоичный счетчик по модулю (2 +1), счетный вход которого соединен с входной шиной, дополнительно введен синхронный Dt-тригГер, тактовый вход которого соединен со счетным входом двоичного счетчика по модулю (2 +1), а вход асинхронной установки К и информационный вход D синхронного Di òðèããåðà объединены и подключены к инверсному выходу и-го разряда двоичного счетчика по модулю (2" +1) .

На фиг. 1 представлена функциональная схема предлагаемого делителя час- тоты импульсов на три; на фиг. 2 пример реализации делителя частоты импульсов на пять с использованием двоичного счетчика по модулю пять, состоя3 98405 щего из триггеров типа 1 К; на фиг. 3пример реализации делителя частоты импульсов на три с использованием двоичного счетчика по модулю три, состоящего из триггеров типа Dt

Делитель частоты импульсов на три содержит двоичный счетчик импульсов . 1 по модулю три, состоящий из 3 К-триггеров 2 и 3, синхронный Dt-триггер 4, входную шину 5 и выходную шину 6, Де- so литель частоты импульсов на пять (фиг. 2) содержит двоичный счетчик импульсов 7 по модулю пять, состоящий из 3 К-триггеров 8-10 и элемента И 11, синхронный Dt-триггер 12, входную ши- >5 ну 13 и выходную шину 14. Делитель частоты импульсов на три (фиг. 3) содержит двоичный счетчик 15 по модулю три, состоящий из Dt-триггеров 16 и

17, элемент НЕ 18, синхронный Dt-триг-рр гер 19, входную шину 20 и выходную шину 21.

Рассмотрим работу делителя частоты импульсов на примере реализации делителя частоты, изображенного на фиг. 1. 2s

В исходном состоянии триггеры 2 и

3 находятся в нулевом состоянии. Входная импульсная последовательность поступает на входную шину 5. На выходе триггера 3 будет присутствовать им- зо пульсная последовательность, поделенная на три со скважностью, равной трем.

При этом нулевой уровень на выходе триггера 3 удерживает в нулевом состоянии триггер 4. После переключения триггера 3 в единичное состояние по переднему фронту входного сигнала

7 4 триггер 4 установится в единичное состояние.

Таким образом, на выходе триггера

4 будет сформирована импульсная последовательность со скважностью, равной двум.

Формула изобретения

Делитель частоты импульсов на (2 +1),. содержащий двоичный счетчик по модулю (2"+1), .счетный вход которого соединен с входной шиной, о тл и ч а ю шийся тем, что; с целью расширения функциональных возможностей путем получения выходной импульсной последовательности со скважностью, равной двум, в него дополнительно введен синхронный Dt-триггер, тактовый вход которого соединен со счетным входом двоичного счетчика по модулю (2 +1), а вход асинхронной установки R и информационный вход D синхронного Dt -триггера обьединены и подключены к инверсному выходу и-го разряда двоичного счетчика по модулю (2 +1) .

Источники информации, принятые во внимание при экспертизе

1. Алексеев С. Применение микросхем серии К 155. И., "Радио", 1977, Р 10, с. 39

2. Букреев И.Н. и др. Микроэлектронные схемы цифровых устройств. M., "Советское радио", 1975, с. 19 1, рис. 5.31 (прототип).

984057

Тираж 959 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб.> д. 4/5

Заказ 9957/76

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Составитель В. Выговский

Редактор В. Лазаренко Техред О.Неце Корректор С, Шекмар