Устройство для сжатия и развертывания двоично-десятичной информации

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 03р231 (21) 2965843/18-24

f$g) + К 3

G 08 С 15/06

G 06 F 15/20 с.присоединением заявки М—

Государственный комитет

СССР но делам изобретений и открытий (23) Приоритет (33) УДК 621.398

:(088.8) Опубликовано 23р133. Бюллетень Йо 3

Дата опубликования описания 23Р1ВЗ

Т.М. Аскеров, Ш.LI. Гахраманов и Ч. . Амид

r (j

Азербайджанский политехнический инЬч тоут :-;им, Ч. Ильдрыма с (72) Авторы изобретения (73) Заявитель (54) УСТРОЙСТВО ДЛЯ СОЖИТИЯ И РАЗВНРТЫВАНИЯ

ДВОИЧНО-ДЕСЯТИЧНОЙ ИНФОРМАЦИИ

Изобретение относится к вычислительной технике, а более конкретно к средствам преобразования информации, и может найти применение в больших системах хранения, поиска и обработки информации.

Известно устройство для уплотнения информации, предназначенное для высокопроизводительных систем обработки .данных и содержащее и-разрядный информационный регистр и сдвигающий узел, в котором имеется 1о02о последовательно соединенных ярусов блоков сдвига,а в каждом ярусе

-п/2" пар блоков сдвига (1 3.

Недостатком такого устройства является его сложность, что обусловлено наличием большого количества сдвиговых блоков.

Наиболее близким по технической

= сущности к изобретению является специализированный процессор, предназначенный для сжатия и развертывания двоичного кода информации и содержащий запоминающее устройство, входной и выходной регистры, блоки распаков.ки и сжатия данных, распределители управляющих импульсов, группы элементов И, блок квантования, шифратор алфавита и длины сегмента, вычислительный блок и блок задания режима (2 J.

Недостатком известного устройстаа является его сложность, что обусловлено большим количеством блоков и, связей.

Целью изобретения является упрощение устройства и повышение его быстродействия.

Указанная цель достигается тем, что в устройство для сжатия и развеотывания двоично-десятичной информации, содержащее вычислительный блок, блок памяти и группы элементов И, введены ре гистры памяти, программно-временной блок, счетчик и регистр памяти кода операции, первый, второй, третий и четвертый выходы вычислительного блока соединены с первыми входами соответственно блока памяти первого. счетчика., второго счетчика и регистра памяти кода операции, первые выходы первого счетчика и второго счетчика соединены соответственно с первым и вторым входами вычислительного блока, пятый, шестой и седьмой выходы ,которого соединены с первыми входами соответственно первого, второго и третьего. регистров памяти, первые выходы которых соединены соответст-

991471 венно с третьим, четвертым и пятым входами вычислительного блока, второй выход первого регистра памяти соединен с первым входом первого элемента

И первой группы, третий, четвертый и пятый выходы первого регистра па- 5 мяти соединены с первыми входами соответственно второго, третьего и четвертого элементов И первой группы и первым, вторым и третьим входами программно-временного блока, первый и второй выходы которого соединены соответственно с вторым входом первого элемента И и объединенными вторыми входами второго, третьего и четвертого элементов И первой группы, выходы первых трех элементов И первой группы соединены с нторым, третьим и четнертым входами второго регистра памяти, выход четвертого элемента И первой группы соединен с вторым входом третьего регистра памяти, второй выход которого соединен с первым входом первого элемента И нторой группы, второй; третий и четвертый выходы второго регистра памяти соединены с первыми входами соответственно второго, третьего и четвертого элементов И второй группы и четвертым, пятым и шестым входами программно-временного блока, третий и четвертый выходы которого соединены соответственно с вторым входом первого элемента И второй группы и объединенными вторыми входами второго, третьего и четвертого элементов Й второй группы, вы- 35 ходы элементов И второй группы соединены соответственно с вторым — пятым входами первого регистра памяти, пятый, шестой, седьмой, восьмой, девятый и десятый выходы программно- 4Q временного блока соединены соответственно с шестым и седьмым входами первого регистра памяти, пятым и шестым входами второго регистра памяти и третьим и четвертым входами 45 третьего регистра памяти, одиннадцатый, двенадцатый и тринадцатый выходы программно-временного блока соединены с вторым входом первого счет. чика и вторым и третьим входами вто- 50 рого счетчика, выходы первого счетчика и регистра памяти кода операции соединены соответственно с седьмым и восьмым входами программно-временного блока. о

На чертеже изображена функциональная блок-схема устройства.

Устройство содержит первый регистр

1 памяти для хранения информации в двоично-десятичном коде 8421, второй регистр 2 памяти для хранения информации в условно-восьмеричном (УВ) коде, третий регистр 3 памяти для хранения управляющей записи (УЗ), первую группу злементон И 4-7 и вторую группу элементов И 8-11, первый 65 счетчик 12 для определения конца процессов уплотнения и развертывания ), второй счетчик 13 для подсчета количества разрядов УЗ, регистр 14 памяти кода операции, программно-временный блок 15, вычислительный блок

16 (процессор), выполненный на ключах управления, регистре памяти, двух информационных регистрах и сумматоре, и блок 17 памяти.

Теоретическое обоснонание работы устройства следующее.

При представлении каждой цифры десятичной системы в отдельной карте Вейтча получаются сокращенные формы для всех цифр в отдельности, т.е. если в карте представляется, например, цифра 6, то все остальные цифры в данной карте фиксируются как

О, а цифра 6 как 1, что показано в таблице.

00 01 11 10

1 3 2

5 7 6

d d d

00 0

01 4

11 d

8 9 d d

10 или оооо, Х101, Х110, Х111, 1Х00, f1 = 0001, Х0,10, 8

1ХХ1.

f = Х100, Из приведенной системы нулевых функций видйо, что для функций первая (слева) координата является несущественной, и, следовательно, цифры 2-7 могут быть пред-. ставлены тремя двоичными разрядами. ддя функций f и f< все координаты являются существенными и цифры 0 и

1 должны представляться четырьмя двоичными разрядами. Для функций и f> несущественными являются соответственно вторая и третья координаты. Однако использование средних несущественных координат для уплотнения невозможно, Наличие существенных крайних и несущественных средних координат придает функции троичный характер и требует два бита для представления каждой. координаты, т.е.

991471

0 - » 0000, 5 "101

2 - 010, 7 — 111 э

8 - iaoa, 3 — е 011, I5

5 - » 101, 30

1 или 9 - " 001, 6 - 110, 2 — " 010, Х2„= 0100

Xg8 = 100

Х„= 1001. цифры 8 и 9 представляются четырьмя двоичными разрядами.

1000, f9 = 1001.

Получается следующая система кодирования для десятичных цифр.

1 — 0001, 6 — 110, 4 — lao, 9 1001

При этом,код 100(4) является началом кодов 1000(8) н 1001(9), что затрудняет процесс декодирования, . поэтому код 1000 объединяется с кодом 0000, а код 1001 — с кодом 0001, т.е. f v fg ХООО, f<< f> Х001.Система кодирования представляется в следующем виде (или в УВ коде):

О или 8 -" 000, 4 -" 100

3 011, . 7 - 111, Устройство работает следующим об- 35 разом.

В режиме сжатия информации в дво-. ично-десятичном коде 8421 из процессора 16 поступает в регистр 1, а в счетчик. 12 — длина кода в тетрадах. 40

-После этого процессор 16 заносит в регистр 14 код операции сжатия, и блок 15, получив данный код, выдает управляющий сигнал начала процес45

0101 1001 0110 0111.

4 4 4 4

101 001 110 111

Такое представление десятичного числа позволяет однозначно развертывать уплотненный код. При этом, если значен-. иее проверяемой тетрады в Хуа отлич- 55 но от нуля или единицы, то она пред.ставляется в коде 8421 беэ изменения с добавлением одного нуля слева. Если же значение проверяемой тетрады равно нулю или единице, то она пред- 60 ставляется в коде 8421 также без изменения, но с добавлением слева разряда Хуз, позиция которого соответствует порядковому номеру проверяемой неоднозначной триады. 45 са сжатия (в соответствии с программой счетчик 13 обнуляется (связи

18. и 18 ). Проверяется младшая тетрада регистра 1 (связи 19 - 21.

Если значение этой. тетради равно О, или 1, илн 8, нлн 9, то управляющий сигнал (связь 22) открывает элементы И 4-6, и содержимое первых трех разрядов регистра 1 (связи 23, 19 и 20) поступает на три старшие разряды регистра 2. Содержимое регистра

3 сдвигается на один разряд вправо,. (связь 24) подачей управляющего сиг- . нала на элемент И 7. Содержимое старшего разряда регистра 1 (связь 21) поступает на старший разряд региатра

3, а значения счетчиков 12 и 13 соответственно уменьшается и увеличивается иа единицу (связи 25 и 26).

Если значение младшей тетрады .регистра 1 равно 5, или 6, или 7, то, содержимое первых трех разрядов переписывается на три старшие разряда регистра 2, и значение счетчика

12 уменьшается на единицу. Содержи-. мые регистров 1 и 2 сдвигаются соответственно на четыре и три разряда вправо (связи 27 и 28).

Это повторяется до тех пор, пока значение счетчика 12 не станет рав- . ным нулю (связь 29 }. Процессор 16 снимает УВ код из регистра 2, УЗ из регистра 3 и длину УЗ из счетчика 13.

Управляющую запись необходимо использовать для устранения двузначности кодов 000 и 001 в УВ системе.

Она состоит из последовательности нулей и единиц, количество разрядов в которой определяется общим количе- ством цифр О, 1, 8 и 9 в массиве десятичных чисел. Причем, если появляется i-ый код 1000 или 1001, то в i-й позиции УЗ стоит 1, если же появляется код 0000 или 0001, то в позиции УЗ стоит О.

Пример 1 . Х„р = 45967102836, б

0001 0000 0010 1000 0011 0110

001 000 010 000 011 110

В режиме развертывания устройство работает следующим образом.

Процессор 16 заносит в регистр 2, подлежащий развертыванию, УВ код, в, регистр 3 соответствующую УЗ, в счетчик 12 длину УВ кода и в счетчик 13 длину УЗ. После этого процессор 16 заносит в регистр 14 код операций развертывания, и блок 15 выдает управляющий сигнал. Регистр 1 обнуляется (связь 30). Затем проверяется содержимое младшей триады регистра 2 (связи 31 - 33). Если оно равно нулю или единице, то подачей управляющего сиг991471 нала (связь 34) на элементы И В - 10 . разряда старшей тетрады регистра 1, содержимое данной триады переносится (, и значение счетчика 12 уменьшается на три младшие разряда старшей тетРа- на единицу. Содержимые регистров 1 и ды регистра 1, а управляющим сигналом 2 соответственно сдвигается на че(связь 35) содержимое старшего разря- тыре и три разряда вправо (связи 27 да регистра 3 через элемент И 11 — 5 и 28). Эти операции повторяются до на старший разряд старшей тетрады ре- тех пор, пока значение счетчика 12 гистра 1. После чего содержимое реги- не станет равным нулю (связь 29), стра 3 сдвигается на один разряд вле- Это условие проверяется перед каждым во (связь 36 ). Значения счетчика сдвигом регистров 1 и 2. Затем про12 и 13 уменьшаются на единицу. Если 10 цессор 16 снимает двоично-десятичную же содержимое младшей триады регистра информацию их регистра 1 и содержи2 равно 2, или 3, или 4, или 5, или мое счетчика 13.

6, или 7, то так же, как и в первом На этом процесс развертывания заслучае, содержимое данной триады.ре- канчивается. гистра 2 переносится на три младшие 15 Пример 2.

Х95 100 101 001 110 111 001 000 010 000 011 110

4 4 4 :) Ф Г 4 Г 4 4

Х 0 = 0100 0101 1001 0110 0111 0001 0000 0010 1000 0011 0110

X»=1О О 1 20

Предложенное изобретение позволяет упростить устройство для сжатия и развертывания двоично-десятичной информации и одновременно реализовать алгоритм при остальных операциях, т.е. повысить быстродействие, а также уменьшить объем массива преобразованной информации на 15Ъ от первоначального.

Формула изобретения

Устройство для.сжатия и развертывания двоично-десятичной информации, содержащее вычислительный блок, блок памяти и группы элементов И, о т— л и ч а ю щ е е с. я тем, что, с целью упрощения и повышения быстродействия устройства, в него введены регистры памяти, программно-временной блок, счетчик и регистр памяти кода операции, первый, второй, третий и четвертый выходы вычислительного блока соединены с первыми входами соответственно блока памяти первого счетчика, второго счетчика и регистра памяти кода операции, первые выходы первого счетчика и второго счетчика соединены соответственно с первым и вторым входами вычислительного блока, пятый, шестой и седьмой выходы которого соединены с первыми входами соответственно первого, второго и третьего регистров памяти, первые выходы которых соединены соответственно с третьим, четвертым и пятым входами вычислительного блока, второй выход

Первого регистра памяти соединен с

Первым входом первого элемента И

Первой группы, третий, четвертый и пятый выходы первого регистра памяти соединены с первыми входами соответ,ственно второго, третьего и четвертого элементов И первой группы и первым . вторым и третьим входами программно» временного блока, первый и второй входы которого соединены соответственно с вторым входом первого элемента И и объединенными вторыми входами второго, третьего и четвертого элементов И первой группы, выходы первых трех элементов И первой группы соедиЗ0 нены с вторым, третьим и четвертым входами второго регистра памяти, выход четвертого элемента И первой группы соединен с вторым входом третьего регистра памяти, второй выход

35 которого соединен с первым входом первого элемента И второй группы, второй, третий и четвертый выходы второго регистра соединены с первыми входами соответственно второго, тре40 тьего и четвертого элементов И второй группы и четвертым, пятым и шестым входами программно-временного блока, третий и четвертый выходы которого соединены соответственно с

45 вторым входом первого элемента И второй группы и объединенными вторыми входами в-.oporo, третьего и четвертого элементов И второй группы, выходы элементов И второй группы со50 единены соответственно с вторым — пятым входами первого регистра памяти, пятый, шестой, седьмой, восьмой, девятый и десятый выходы программновременного блока соединены соответственно с шестым и седьмым входами первого регистра памяти, пятым и шестым входами второго регистра памяти и третьим и четвертым входами третьего регистра памяти, одиннадцатый, двенадцатый и тринадцатый выходы програм60 мно-временного блока соединены с вторым входом первого счетчика и вторым и третьим входами второго счетчика, выходы первого счетчика и регистра памяти кода операции соединены соот65 ветственно с седьмым и восьмым вхо991471 программно-временного блодами ка.

Составитель Н. Бочарова

Редактор В. Данко Техред О.Неце Коррек тор A. Ференц

Заказ 139/69 Тираж 616 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, 11осква, E-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 613320„кл. G 06 F 7/00, 1978.

2. Авторское свидетельство СССР

Р 822667, кл. G 06 F 15/20, 1977 (прототип).