Многоканальное резервированное устройство
(7l) Заявитель (54) МНОГОКАНАЛЬНОЕ РЕЗЕРВИРОВАННОЕ УСТРОЙСТВО
Изобретение опюсится к вычислительной технике и может быть использовано в управляющихо вычислительных машинах.
Известно устройство для включения резерва, содержащее блоки, подключенные к мажоритарному элементу (1) .
Недостатком этого устройства является резкое уменьшение его надежности прн отказе одного из резервируемых блоков, поскольку отказ в любом из двух оставшихся блоков приводит к ошибке на выходе.
Наиболее близким техническим решением к изобретению является резервированное устройство., содержащее элемент ИЛИ и в каждом канале резервируемый блок, подключенный через мажоритарный элемент к соответствующему ключу, элемент неравнозначности, элемент И, триггер и элемент ИЛИ, причем выход резервируемого блока каждого канала соединен с первым входом элемента неравнозначности, второй вход которого подключен к выходу резервируемого блока (и+1)-го канала, а третий вход — к выходу элемента
И, первый вход которого соединен с соответ2 ствующим входом элемента И (п+1)-ro канала и выходом триггера (и+2)-го канала, а второй вход — с выходом триггера (n+1)-го канала и соответствующим входом элемента
И (п+2)-го канала, при этом выход элемента
5 . неравнозначности каждого канала подключен к входу триггера, другой вход которого соединен с шиной сброса, а выход через элемент
ИЛИ вЂ” с входом соответствующего ключа и соответствующим входом общего элемента
ИЛИ, выход которого подключен к общей шине, кроме того, другие входы элементов ИЛИ всех каналов соединены с управляющими шииамиф.
В известном устройстве недостаток устройства Щ частично устранен путем выявления неравенства сигналов, выдаваемых резервируемыми блоками при отказе одного из них, и управления ключевыми элементами, позволяющими отключать одновременно два блока, один иэ которых исправен, другой — неисправен. Однако надежность такого устройства недостаточно высока вследствие того, что mказы двух включенных блоков одновремейно или последовательно во времени приводят к 991628 отказу устройства. Особую значимость этот недостаток приобретает в многоразрядных устройствах (устройства ввода-вывода, запоминающие устройства) с и-канальным резервированием блоков передачи или хранения информации по каждому разряду. В этом случае два отказа в блоках одного разряда приводят к отказу всего многоразрядного устройства.
Целью изобретения является повышение надежности резервированного устройства. 10
Поставленная цель достигается тем, что в многоканальное резервированное устройство, содержащее в каждом разряде каждого канала элемент неравнозначности, триггер и резервируемый блок, выход которого соединен 15 с входом соответствующего мажоритарного элемента и с первым входом элемента неравнозначнасти, второй вход которого подключен к выходу резервируемого блока. последующего канала, а выход — к входу триггера, дру- эп гой вход которого соединен с шиной сброса, а выход — с соответствующим входом первого элемента ИЛИ, введены контрольный разряд, блок свертки по модулю два и в каждый разряд — два инвертора, два вентиля, у второй элемент ИЛИ и элемент совпадения, причем выход мажоритарного элемента каждого разряда соединен с первым входом первого вентиля, с соответствующим входом блока свертки по модулю два и с входом первого ннвертора, выход которого соединен с первым входом второго вентиля, второй вход которого соединен с входом второго инвертора, выход которого соединен с вторым входом первого вентиля и с выходом элемента совпадения, первый вход которо35 го соединен с выходом блока свертки по модулю два и выходной шиной устройства, а остальные входы — с выходами соответствующих триггеров, выходы первого и второго вентилей каждого разряда подключены к соот4О ветствующим входам второго элемента ИЛИ, выход которого соединен с соответствующей выходной шиной устройства.
На чертеже представлена блок-схема иканального и m -разрядного резервированного
45 устройства для конкретного случая n= 3 и
m-2, где n — число каналов резервирования, m —; (гп+1) -й разряд является контрольным разрядом четности информации, Резервированное устройство содержит в каждом разряде резервируемые блоки 1 — 3 (4 — б, 7 — 9), подключенные к первым и вторым входам элементов 10 — 12 (33 — 15, 16 — 18) неравнозначности и к мажоритарному элементу 19 (20, 21). Выходы элементов 10 — 12 (13 — 15, 16 — 18) неравнозначности соединены с первыми входами триггеров 22 — 24 (25 — 27, 28 — 30), вторые входы которых соединены между собой и с шиной 31 сброса, а выходы подключены к входам первого элемента ИЛИ 32 (33, 34), выход которого подан на выходную шину 35 (36, 37), и к соответствующим входам элемента 38 (39, 40) совпадения, выход мажоритарного элемента
19 (20, 21) подключен через инвертор 41 (42, 43) к первому входу вентиля 44 (45, 46) и к первому входу вентиля 47 (48, 49).
Выход элемента 38 (39, 40) совпадения соединен через инвертор 50 (51, 52) с вторым входом вентиля 47 (48, 49) и с вторым входом вентиля 44 (45, 46). Выходы вентилей
44, 47 (45, 48; 46, 49) подключены к входам элемента ИЛИ 53 (54, 55), выход которого выведен на выходную шину устройства
56(57, 58), выходы всех мажоритарных элементов 19 — 21 подключены также к входам блока 59 свертки по модулю два, выход которого соединен с четвертыми входами элементов 38 — 40 совпадения и выведен на выходную шину 60 устройства.
Устройство работает следующим образом.
При исправной работе всех резервируемых блоков 1 — 9 с выходов элементов 10 — 18 не- равнозначности выдаются сигналы О, при этом триггеры 22 — 30 находятся в сброшенном состоянии, в которое они предварительно устанавливаются сигналом с шины 31 сброса.
На выходах первых элементов ИЛИ 32 — 34, соединенных с выводными шинами 35 — 37, выдаются сигналы О, свидетельствующие об отсутствии ошибок в разрядах, Одновременно на выходе блока 59 свертки по модулю два выдается сигнал О, свидетельствующий о соответствии значения контрольного разряда четности с четностью информационных разрядов, т. е. об отсутствии ошибок на выходах Мажоритарных элементов 19 — 21. Этот сигнал поступает на четвертые входы элементов 3840 совпадения, на выходе которых образуется сигнал О, который, проходя через инверторы
50 — 52, открывает вентили 47 — 49 и информация с выходов мажоритарных элементов 19—
21 через открытые вентили 47 — 49 и через элементы ИЛИ 53 — 55 поступает на выходные шины устройства 56 — 58.
При отказе одного из резервируемых блоков,например, блока 1, с выходов элементов
10 и 12 неравнозначности выдаются сигналы
1, которые: устанавливают триггеры 22 и 24 в состояние .1. В результате этого на выхоqe элемента ИЛИ 32 появится сигнал 1. Однако информация на выходе мажоритарного элемента 19 будет верной и, следовательно, на выходе .блока 59 свертки по модулю два будет сигнал О. Наличие на выходной шине
60. сигнала О и одновременно с этим сигнала на выходной шине 35 свидетельствует об
991628 отказе одного из резервируемых блоков 1 — 3 в первом разряде. Аналогично этому устройство работает при появлении одного отказа в любом другом разряде.
При отказе второго из резервируемых S блоков в одном разряде, например, блока 2, с выхода элемента 11 неравнозначности выдается сигнал 1, который устанавливает триттер
23 в состояние 1. Таким образом, все три триггера 22 — 24 оказываются в состоянии 1.
Кроме того, отказ двух резервируемых блоков 1 и 2 приводит к появлению ошибочной информации на выходе мажоритарного элемента 19, в результате чего на выходе блока 59 свертки ло модулю два устанавливается сигнал 1, свидетельствующий о наличии отказов двух резервируемых блоков в одной разрядной группе. Сигнал 1 с выхода блока 59 свертки по модулю два ноступает на четвертый вход элемента 38 совпадения, на первые три входа которого также поступают сигналы
1 с выхода триггеров 22 — 24. В результате этого на выходе элемента 38 совпадения появится сигнал 1, который откроет вентиль 44, при этом закроется вентиль 47. Ошибочная ин- формация с выхода мажоритарного элемента
19 проходит через вентиль 44, измененная на правильную с помощью инвертора 41.
Таким образом, проходит исправление зО ошибки (путем инверсии) и на выходной шине 56 информация будет правильной даже при отказе двух резервируемых блоков в одном разряде.
Таким образом, новышение надежности в предлагаемом устройстве обеспечивается за счет осуществления контроля информации, выявления ошибки, возникающей в. случае двух отказов в одном из разрядов и коррекции ошибок. Устройство остается работоспособным даже при наличии двух отказов в одном разряде и одиночных отказов в остальных разрядах.
Формула изобретения
Многоканальное рвзервированное устройство, содержащее в каждом разряде каждого канала элемент неравноэначности, триггер и резервируемый блок, выход которого соединен с входом соответствующего мажоритарного элемента и с первым входом элемента неравнозначности, второй вход которого подключен к выходу резервируемого блока. последующего канала, а выход — к входу триггера, другой вход которого соединен с шиной сброса, а выход — с соответствующим входом первого элемента ИЛИ, о т л и ° ч а ю щ, е е с я тем, что, с целью повышения надежности устройства, в него введены контрольный разряд, блок свертки по модулю два и в каждый разряд — два инвертора,, два вентиля, второй элемент ИЛИ и элемент совпадения, лричем выход мажоритарного элемента каждого разряда соединен с первым входом первого вентиля,. с сответствующим входом блока свертки по модулю два и с входом первого инвертора, выход которого соединен с первым входом второго вентиля, второй вход которого соединен с входом второго инвертора, выход которого соединен с вторым входом первого вентиля и с выходом элемента совпадения, первый вход которого соединен с выходом блока свертки по модулю два и выходной шиной устройства, а остальные входы — с выходами соответствующих триггеров, выходы первого и второго вентилей каждого разряда подклю. чен к соответствующим входам второго элемента ИЛИ, выход которого соединен с соответствующей выходной шиной устройства.
Источники информации, принятые во -внимание при экспертизе
1. Пирс У. Построение надежных вычислительных машин. М., "Мир",,1968, с. 49 — 52.
2. Авторское свидетельство СССР Р 754721, кл. Н 05 К 10f00, 1980, с. 49 — 52 (прототип).
