Устройство для логического управления

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советскик

Социалистических

Республик

К АВТОРСКОМУ СЕИДЕ ИЯЬСТЕУ (б!) Депалнительное к авт. сеид-вуf$g) М Кд 3

G 06 F 9/00 (22) Заявлено 290181 (21)3287776/18-24

> с присоединением заявки №вЂ”

Государственный комитет

СССР но делам изобретений и открытий (23) ПриоритетОпубликовано 300133. Бюллетень ¹4 (33) УДК 681 ° 325 (088.8) .

Дата опубликование описания 300183

«t Ä! С.Н.Зазулин, В.К.Никифоров и Н.A.Øåéêî," ;: -

l -.- .

I (72) Авторы изобретения (73 ) Заявитель (54) УСТРОЙСТВО ДЛЯ ЛОГИЧЕСКОГО УПРАВЛЕНИЯ. Изобретение относится к решающим . устройствам и может быть использовано для решения логических задач по временным булевым функциям в устройствах управления и автоматики. .Известно логическое устройство, содержащее программный и логический блок, состоящий из сдвигающего регист. ра, элементов И, ИЛИ, реле времени, дешифратора команд, инвертор входной переменной 1).

Однако устройство характеризуйся большим объемом.лрограввы и низким быстродействием.

Наиболее близким к нредалагаемому., по технической сущности является

:логическое устройство, содержащее программный блок, дешифратор команд, входные и выходные элементы И,-.элементы ИЛИ, элемент НЕ входной пераменной, сдвигающий регистр,.элемент

И,.логический блок, реле времени элемент памяти, элемент НЕ, элемент

И, триггер установки сдвигающего.ре« гистра, формирователь синхроимпульса, генератор импульсов, накопитель программ (2g

Однако при решении конъюнкции с и числом переменных необходймо иметь регистр сдвига на и разрядов и и элементов И, подключенных к регистру сдвига. Это вызывает увеличение объема аппаратуры, что снижает надежность логического устройства.

Цель изобретения — сокращение объема аппаратуры н повыаение надежности устройства.

Поставленная цель достигается тем, что в устройстве, содержащем последовательно соединенные программный блок, состоящий Hs последова-. тельно соединенных генератора импуль.сов и блока памяти, дешифратор команд, первая и втора". группы выходов которого подключены соответственно к первым. входам. входных элементов И группы и .выходных элементов И. группы, вторые входы выходных элементов о И группы и последнего входного эле-, мента И.группы подключены к выходу блока логического умножения, содержащего элемент НЕ и элемент И, второй вход первого входного элемента

И группы подключен через реле времени к выходу первого выходного элемента

И группы, второй вход входного элемента И группы подключен через узел памяти к выходу второго выходного элемента И группы, вторые входы всех последующих входных элементов И

993260 группы, кроме последнего, подключены к входам переменных устройства, выходы входных элементов И группы соединены с входами элемента ИЛИ, выход которого подключен к первому входу элемента.НЕ блока логического умноже.,ния,. второй вход которого подключен к выходу .признака инвертирования блока памяти программного блока, выход первого разряда адреса которого подключен к первому входу первого элемента И и через Элемент НЙ вЂ” к первому входу второго элемента И, вто рые входы первого и второго .элементов И подключены к выходу формирователя синхроимпульса, вход которого подключен к выходу генератора импульсов программного блока, выходы первого и второго элементов И подключены к соответствующим входам триггера, единичный выход триггера подключен к входу формирователя им- 20 пульса,.выходы выходных элементов

И группы, кроме первого и второго, являются выходами устройства, блок логического умножения содержит два счетчика и схему сравнения, выход ко- 25 торой подключен к выходу блока. логического умножения, первый и второй входы схемы сравнения подключены к выходам первого и второго счетчика соответственно, выход формирова- 30 теля синхроимпульса подключен к счет", ному входу первого счетчика и к первому входу элемента И, второй вход которого подключен к выходу элемента

НЕ, выход элемента И подключен к 35 счетному входу второго счетчика, уйравляемые входы первого и второго счетчиков подключены к вы юду первого разряда адреса блока памяти прогРаммного блока., входы установки пер.вого и второго счетчиков подключены к выходу формирователя импульса.

На чертеже приведена структурная. схема устройства.

Устройство содержит программный блок 1, состоящий из генератора 2 . 45 импульсов и блока 3 намяти,дешифратор 4 команд, входные элементы И

5-9 группы, выходные элементы И

10-13 группы, элемент ИЛИ 14, блок

15 логического умножения, состоящий иэ элемента НВ 16, элемента И 17, счетчика 18, счетчика 19, схемы

20 сравнения, реле 21 времени, узел .

22 памяти, триггер 23, формирователь

24 импульсов, формирователь 25 син - 55 хроимпульса,элемент НЕ 26, элементы

И 27 и 28.

Устройство работает следующим об- разом.

Генератор 2 импульсов программно- 60 го блока 1 управляет работой блока

3, который вырабатывает команду, coc" тоящую из адреса входного и выходного элемента И и признака инвертирования входной переменной. Пешифратор

4 команд преобразует код выбранного адреса в управляющий сигнал, подаваемый на входы соответствующих элементов И 5-13. Одновременно сигнал инвертирования входной переменной подается в блок 15 на управляющий вход элемента НЕ 16, .формирователь 25 формирует синхроимпульс. Входные переменные, закодированные цифрами 0 и 1 . поступают на входы элементов

И 7 и 8, системы сбегающего контроля или непосредственно с датчиков. Наряду с входными переменными на вход элемента И 5 подается сигнал с выхода реле 21 времени, на вход элемента

И 6 — с выхода узла 22 памяти, а на вход элемента И 9-13 — с выхода блока 19. По сигналу с дешифратора

4 команд открывается один из входных элементов И 7 и 8., входная переменная через элемент ИЛИ 14 и элемент

НЕ 16 поступает на вход элемента И

17. С выхода формирователя 25 импульс синхронизации поступает на счетный вход счетчика 19 и через элемент И 17, управляемый входной переменной, на счетный вход счетчика 18. Сигнал с программного блока

1 (первый разряд кода адреса) разре» шает запись в .счетчики 18 и 19, выходы которых подключены соответственно к входу схемы 20 сравнения. Таким образом, счетчик 18 определяет число входных переменных, а счетчик 19— число тактов, вырабатываемых генератором 2 импульсов, необходимых для управления работой блока 3. Так, при решении конъюнкции, состоящей из и числа перемеиных, необходимо и тактов управления блоком.3, это-число и записывается в счетчик 19, а в счетчик 18 записывается и число перемен ух (в зависимотси от признака инвертирования входной переменной)

После окончания решения конъюнкции по команде с блока 3 открывается один из выходных элементов И 10-13 и на их выходах появляется сигнал результата логического умножения, выполненной схемой 20 сравнения над числами, записанными в счетчиках 18 и 19.

Описанным выше способом проверяют. ся все элементарные произведения, составляющие функцию, и если" хотя бы одно из них равно 1, то на выходах выходных элементов И 10-13 появляется сигнал, включающий исполнительное устройство. Сигнал с блока 3, раэрешающий запись в счетчики 18 и 19, по- ступает также на элемент И 28 и через элемент H2 26 на элемент И -27. На вторые входы элементов И 27 и 28 подается синхроимпульс с формирователя

25. Выходы элементов И 27 и 28 подключены соответственно ко входам

Уст. 0 и Уст. 1 триггера 23.

Таким образом, по приходу:синхроим993260

Формула изобретения

Ъ пульса триггер 23- устанавливается в состояние, которое определяется Зна-. чением первого разряда кода адреса.

Следовательно, при реыении конъюнкции триггер 23 находится в единичном состоянии, .а йри выдаче результатов — 5 в нулевом. Сигнал с единичного выхода триггера 23 поступает на формирователь 24 импульсов, который формирует импульс установки. счетчиков 18 к 19 по переднему- фронту входного 1О сигнала. По началу вычисления новой коньвнкциисформированный импульс устайавливает все .Разряди счетчиков 1& и 19 в исходное (нулевое) состояние.

Таким образом, введение новых бло- !5

-ков позволяет уменьсаить объем аппаратуры и повысить надежность работы .устройства за счет уменьшения количества разрядов при вычислении конъюнкции. 20 устройство для логического управ-. ления, содержащее йоследовательно соединенные программный блок, состоя« авгий из последовательно соединенных .

Генератора импульсов..и -блока памяти, десаифратор команд, первая и вторая

- группы выходов которого подключены соответственно к первым входам входных элементов И группы и выходных элементов И .группы, вторые входы sar-. ходных элементов -И группы и последнего входного элемента И группы подключены к выходу блока логического увео.аения,содержащего элемент НЕ и элемент И,второй вход первого входйого элемента И группы подключен через реле времени к выходу nepsoro выходка- 40 го элемента И группы,второй вход второго входного элемейта И группй подключен через узел .памяти к выходу второго выходного элемента И группы, . вторые входы всех последующих вход- 45 ных элементов И группы кроме последнего, подключены к входам пере ° менних устройства выходи в3содных элементов И группы соединены с входа ми элемента- ИЛИ, выход которого .йодклвчен к первому входу элемента НЕ блока логического умножения, второй "вход которого подключен к выходу призс яака инвертирования блока памяти программного блока, выход первого разряда адреса которого подключен кпервому взыщу первого элемента И и через элемент НŠ— к первому входу второго элемента И, вторые входы первого и второго элементов И подключены к выходу формирователя -синхроимпулъса . вход которого подключен к выходу генератора импульсов программного блока выходи первого и второго элементов И подключены к соответствукасим входам триггера, единичный выход- триггера подключен к входу фюрмирователя импульса, выходи внходинх элементов И группы, кроме первого и sioporo, являются выходами устройства, о т л и ч а в ц ее с я тем, что, с целью уменыаения объема аппаратуры и повыаения надежности, блок логического умноаения содерлцст.два счетчика и .схему сравнения, выход которой подключен к выходу блока логического умножения, первый и -второй вхщзс схеьяс сравне ния.подключены к выходам первого и второгб счетчика соответственно, выход формирователя синхроимнульса nWключен-к счетному входу первого счетчика и к Первому Входу элЕмента И, второй вход которого подключен к выходу элемента.НЕ, выход элемента И подключен к счетному входу второго счетчика, управляемые входи первого и второго счетчиков подключены к выходу первого разряда адреса блока памяти прот;раюсного. блока, входы ус-. тановки первого и второго счетчиков. подключены к выходу формирователя ам-. пульса. . Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

В 189630е кл. О 06 Р 9/06, 1964.

2. Авторское сйидетельство CCCP

9 59l858i2cNe G 06 F 9/06,1976 (прототий).

Составитель Г.Пономарева

Редактор С.Юско Техред Т.фанта Корректор k. Дэятко

Заказ 479/65 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4