Устройство для определения коэффициентов линейной регрессии

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советски

Социалистических

Реснубиик рв993291 (61) Дополнительное к авт. свмд-ву— (22) Заявлено29.06,81, (21) 3334058/18-24 (51) М. Кл.з с присоединением заявки М— (23) Приоритет—

6 06 Q 7/52

Государственный комитет

СССР ио делам изобретений и открытий

Опубликовано 300) 33. бюллетень М4

Дата опубликования описания 30.01.83 (53) УДК 68 . 3 (0 88. 8 ) В.П.Калявин, Ю.Н.Костенко и А.В.Мозгалевск и Ц

ЯСрт„,щт) @.

Л4ТЕ Гц„

«Р

ГЕХОИ f @ (БФЖ "NA (72) Авторы изобретения (71) Заявитель

Новосибирский электротехнический институт (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ КОЭФФИЦИЕНТОВ

ЛИНЕЙНОЙ РЕГРЕССИИ

Изобретение относится к вычислительной технике и может быть использовано в системах автоматического контроля и -в автоматизированных систе- 5 мах управления технологическими про- цессами.

Известно устройство для измерения коэффициентов линейной регрессии, содержащее два входных блока, аналогоцифровой преобразователь, элемент сравнения, два временных селектора, счетчик импульсов, пересчетный блок и триггер. Устройство позволяет измерять коэффициенты линейной регрессии, Действительно, если в уравнении ли= нейной регрессии

arty ти + Q (x-ти ) полагать йту -01

" )(/х= у у I x

)и =0 и x=xc то xebec/xc =Мк)

Таким образом, алгоритм определе20 ния коэффициента линейной регрессий

; Ьу /Xc сводится к определению условного математического ожидания центрированного случайного процесса g (4) по . цент рированному случайному процессу х(е) при фиксированном значении хвхс.

Следовательно, если в устройстве входные блоки — это центрирующие

Фильтры, то его можно испольэовать для измерения коэффициента b>/xc jl) Наиболее близким по технической сущности к предлагаемому является устройство для определения коэффициентов линейной регрессии, содержащее центрирующие фильтры, модульную схему, аналого-цифровой преобразователь, дискриминатор .знака, элемент сравнения, блок регулируемой задержки, два элемента совпадений, временной селектор, пересчетный блок, реверсивный счетчик импульсов, триггер, кнопкуи переключатели с соответствующими св я з ями (2 ).

Известные устройства не позволяют определить текущие значения коэфФициентов регрессии.

Цель изобретения — расширение функциональных воэможностей устройства путем определения текущих значений коэффициентов линейной perpecсии.

Поставленная цель достигается тем, что в устройство для определения коэффициентов линейной регрессии, содержащее счетчик, первый вход которого подключен к выходу аналого-цифрового преобразователя, первый вход которого соединен с первым выходом блока уп равления, введены три аналоговых элемента памяти, аналоговый сдвигающий

993291 регистр постоянный аналоговый запоминающий блок, четЫре блока умножения,,два ключа, цифро-аналоговый преобразователь, два блока суммирования, блок деления, при этом выходы аналогового сдвигающего регистра объединены и 5 подключены к первым входам первого и второго блоков умножения и к aторому входу перного блока умножения, выход которого соединен с первыми входами первого и второго ключей, второй вход1О второго ключа подключен к второму вы оду блока управления, третий выход кбторого соединен с вторым входом, йервого ключа,выход которого соединен с первым входом третьего блока умножения, ныход которого соединен с вторым входом аналого-цифрбвого преобразователя,ныход первого аналоговогб элемента памяти подключен к второму нходу второго блока умножения, выход кото- о рого соединен с первым входом первого блока суммирования, второй вход которого подключен к ныходу четвертого блока умножения, первый вход которогоо объединен с первым входом второго блока суммирования и подключен к выходу,цифро-аналогового преобразователя, выход которого подключен к выходу счетчика, второй вход которого соединен с четвертым выходом блока управления, второй вход четвертого блока

3 умножения подключен к выходу второго аналогового элемента памяти, первый вход которого соединен а выходом третьего элемента памяти и является

3.> выходом устройства, выходы перного и второго блоков суммирования подключены соответственно к первому и второму входам блока деления, выход котоI рог о соедин е н с и е рным н ходом т рет ь его аналогоного элемента памяти, второй вход которого подключен к пятому выходу блока управления, шестой выход которого соединен с вторым входом второго аналогоного элемента памяти, седьмой выход блока управления подключен к первому входу аналогового сдвигающего регистра, второй вход которого является входом первого случайного процесса устройства,восьмой выход блока управления соединен с вторым входом первого аналогового элемента памяти, второй вход которого является входом второго случайного процесса устройства, девятый выход блока управления подключен к входу постоянного аналогового запоминающего блока, выходы которого объединены и соединены с вторым входом третьего блока умножения, выход второго ключа .подключен к второму входу второго 60 .блока суммирования.

Кроме того, блок управления содержит двенадцать формирователей импуль,сон, два элемента задержки, постоян- 65

4 (1 ную память, два регистра адреса, регистр разрядов, формирователь одиночногб импульса, триггер, генератор тактовых импульсов, дна переключателя и дна нормально раэомкМутых ключа, при этом первый, второй и третий вы( ходы постоянной памяти, подключены соогветстненно к входам первого, второго и третьего формирователей импульсов, выходы которых объединены и являются седьмым выходом блока, четвертый, пятый и шестой выходы постоянной памяти соединены соответственно с входами четвертого, пятого и шестого формиронателей импульсон, выходы которых объединены и являются восьмым выходом блока, седьмой, восьмой и девятый выходы постоянной памяти подключены соответственно к входам седьмого, носьмого и девятого формирователей импульсон, выход восьмого формирователя импульсов соединен с вхо! дом первого элемента задержки, выход которого объединен с выходами седьмого и девятого формирователей импульсон является шестым выходом блока,десятый,одиннадцатый и двенадцатый выходы постоянной памяти подключены соответстненно к входам десятого, одиннадцатого и двенадцатого формирователей импульсов, выход десятого формирователя импульсов соединен с входом второго элемента задержки, выход которого объеди-. нен с выходами одиннадцатого и двенадцатого формирователей импульсон и является пятым выходом блока, тринадцатый, четырнадцатый и пятнадцатый выходы постоянной памяти являются соответственно девятым, перным и четвертым ,выходами блока, замыкающий и размыкающий контакты первого переключателя являются соответственно вторым и третьим выходами блока, первый и второй подвижные контакты первого переключателя объединены и подключены к шине нулевого потенциала, первый управляющий нхад первого регистра адреса сое динен с раэмыкающим контактом второго переключателя, замыкающий контакт которого соединен с первым управляющим входом нторогo регистра адреса, второй вход которого объединен с вторым входом первого регистра адреса, с первым управляющим входом регистра раэрядон и подключен к первому контакту первого нормально разомкнутого ключа, второй контакт которого подключен к шине нулевого потенциала, выход формирователя одиночного импульса подключен к единичному входу триг-. гера, нулевой вход которого соединен с шестнадцатым выходом постоянной памяти, выход триггера подключен через генератор тактовых импульсов к второму управляющему входу регистра разрядов, информационный вход которого объединен с переключающими контактами второго переключателя и сое993291 динен с выходом д.-ro разряда регистра у(+1) разрядов, выходы которого подключены- перемен к. соответствующим информационным вхо- "ния; дам постоянной памяти, одни адресные // А// входы которого соединены с соответст- /A//; вующими выходами первого регистра адреса, другие входы постоянной памя» ти подключены к соответствующим выход дЫм второго регистра адреса, выход старшего разряда которого соединен с третьим управляющим входом этого же регистра, вход формирователя одиночного импульса подключен к первому контакту второго нормально - разомкнутого ключа, второй контакт которого соединен с шиной нулевого потенциала.

На фиг.1 представлена блок-схема устройства; на фиг.2 - блок-схема блока управления.

Устройство содержит аналоговый сдвигающий регистр 1, первый аналол говый элемент 2"памяти, первый блок

3 умножения, второй блок 4 .умножения, первый ключ 5, постоянный аналоговый запоминающий блок 6, третий блок 7 умножения, второй ключ 8, аналогоцифровой преобразователь 9, счетчик

10, цифро-аналоговый преобразователь

11, четвертый блок 12 умножения, второй аналоговый элемент 13 памяти,первый блок 14 суммирования, второй блок 15- суммирования, блок 16 деления третий аналоговый элемент 17 памяти., блок 18 управления.

В состав блока 18 управления вхо" .дят двенадцать формирователей 19-30 импульсов, два элемента 31 и 32 за держки, постоянная память 33, регистр

34 разрядов, первый регистр 35 адреса, второй регистр 36 адреса, формиРователь 37 одиночного импульса," триггер 38, генератор 39 тактовых импульсов, первый и второй переключатели 40 и 41, первый и второй нормально разомкнутые ключи 42 и 43.

Оценку коэффициента линейной регрессии Й((+(+1) можно определить через оценку Й(1+оО по следующему выражению: л, л . IIC„-IIIIX (1+1)ll

ЗХ(1+1)П IICjIIIIW(i d)II+)

$3(1t1)-)! ХИ1)!iЬ (1 )1, (1) где НСД=(ИХ1ИтЩIIIIX;II) "; у,(1),Х,(1),, )(„(I) - матрица эначен

)1Я= " . Зависимой пере ®" Хх(: меннойу

y =)<- „ q-, =(1 )))i -О л

„„-х„,„ъф — матрица эначе1 (1,1ф

«Щ %0,2,f) 0 Ч (1j j) ний функции веса>

60 — параментр функции веса;

I a(+1) H - Ц х1 (4+1) х (1+1) х- ()+1) — вектор {1+1)= х значений независимых переменных; (+1)=е значение зависимой ной; T — знак транспонирова/

- матрица, обратная матрнцб

Для одного независимого диаметра х и при 1+о(-Н зависимость (1) упроща" ется:

С

3(Nt1) = 3(N) t .) 1 . учитывая, что

„щ „

1 „х0)ч „ после преобразований получим

З(к+1)=

i--1 внесем 1 под знак сумьи и обозначим ф .= А1, тогДа будем иметь

25, Предлагаемое устройство реализует зависимость (2).

Устройство работает следующим Образом.

В первые И+1 тактов работы устрой35 .ства происходит заполнение аналоГоВОro сдвигающего регистра 1. Для этого блок 18 управления последователъйо выдает команды на запись и сдвиг значений в аналоговый сдвигакияий 0 Регистр В(й+1) -м такте. Блок 18 формирует сигнал на запись значений Н+„в первый аналоговый элемент 2 памяти. После этого первый ключ 5 открывается, второй ключ 8 закрыт и начинается попарное считывание Й

5 значений Х1 иэ аналогового сдвигающего регистра и К значений A„ из постоянной памяти 6. В процессе считывания велйчина, пропорциональная

Х (1), с первого блока умножения

50 через первый ключ попадает на блок

7 умножения, где вычисляется произведение )((1) A j . Аналого-цифровой преобразователь преобразует эту веий личину в числе импульсов, которое считывается счетчиком. Таким образом, после N тактов считываний в счетчике образ ется величина, пропорциональная k X(>) Н, . Првоараяонанная в аналогоЪую велйчину зта сумма подается на вход блока 12 умножения.

Спустя Я тактов считывания второй ключ 8 открывается, а первый ключ 5 закрывается. В (Н+1)-м такте считывают значения ХН+„и соответственно из аналогового сдвигающвго регистра 1

993291 и первого аналогового элемента 2 памяти одновременно.

После небольшой задержки t,, необходимой для того, чтобы установились переходные процессы в блоках 3 и 4 умножения, считывают значение

В(Н) из второго элемента 13 памяти.

Величина В (й) — значение коэффициента линейной регрессии, в й-й момент времени — хранится в элементе 13 па" мяти в исходном состоянии (значение этой величины берут иэ предварительного статического анализа процессов

Х и Ч или, как правило, принимают равной единице) .

В результате считыэанив информации 15 иэ аналогового сдвигающвго регистра первого и второго элементов 2 и 13 памяти на второй вход первого блока

14 суммирования поступает величина, л пропорциональная произведению В(й) на 20 ,{, Р() A„, на первый вход первого блока суммирования — величина

Х +„ 3g+q на второй вход блока 15 сум рования - Хн+ . Таким образом, на пеРвый вход блока деления (вход 25 делимого) поступает величина, пропорциональная числителю выражения (2), на второй выход — величина пропорциональная знаменателю выражения (2), и на вход третьего элемента 17 30 памяти подается величина, пропорциональная В(К+1) . После небольшой задержки Г, необходимой для переходных процессов в блоке деления, подавт л ся команда на запись значения В(К+1) в третий элемент 17 памяти. Эатем подается команда на стирание,информации во втором элементе 13 памяти.

После этого значение В(Я+1) выдает-. ся из третьего элемента 17 памяти„ на выход устройства и одновременно эано40 сится во второй элемент 13 памяти.

Цикл измерения коэффициента В(Я+1) по значению В(й) и Х {,„, „+„с Уче- 45 том предыдущей информации окончен, устройство возвращается в исходнов состояние. Для этого по командам блока 18 управления приводится в исходное состояние аналого-цифровой преобразователь, счетчик, стирается ин50 формация в первом и третьем элементах памяти. Посла этого осуществляется сдвиг информапии в аналоговом сдвигающвм рвгйстре (т. е. (И+1)=в значе- ние записывается на место N -го, Я-е — на место (l4-1)-ro и т.д,) . Затем записываются значения Х + и g и повторяются все циклы считывания для получения промежуточных величин и значения В ({{+2), считывание ((й+2) 60 . на выход, перезапись значения В(И+2) на место 6({{+1), возвращение схема

s исходное состояние и т.д. Следовательно, начиная с (M+1)-га момента времени есть возможность измерять те" 65 ) кущие значения коэффициента линейной регрессии.

Блок 18 управления работает следующим образом. Ключом 42 блок приводится в исходнов состояние. Для этого регистры 34-36 очищают, записывают 1 в первую ячейку, а в остальные — 0 . При нажатии ключа 43 триггер 38 опрокидывается и открывает генератор 39. Тактовые импульсы начинают поступать на регистр разрядов

34. Иэ матрицы 33 считывается первое слово, записанное заранее по первому адресу. После считывания слова последним разрядным импульсом записанная 1 сдвигается в регистре 35 и из матрицы .считывается вторОе сло" во и т.д.

Эаписанное в матрице 16-разрядное слово предстàBляет собой совокупность нулей и единиц. Если в данном такте необходимо, чтобы формировался сигнал на какой-либо блок, необходимо в разряде, подключенном к соответствукщвму формирователю или шине, записать 1 . Например, в 1-м такте необходимо, чтобы подавалась команда на запись значения Х . Первое сло-, во будет выглядеть следующим обраэом1

1000000000000000.В(.{{+1) -м такте Аеобдсодимо подать команду на запись как X.„

I так и 1 {+ {. Команда в этом случае выглядит так:1001000000000000.Если необходимо, чтобы после выполнения очередной ко- манды блок остановился, в 16 раз ряде последней записывают 1 . Тогда посла выполнения команды импульс

l6 разряда перебрасывает триггер 38 в противоположное состояние и генератор 39 перестает работать. Для продолжения работы блока необходимо повторно нажать ключ 43 ° Команды,позволяющие заполнить аналоговый сдвигающий регистр значениями Х„,выполняются только в первые и тактов работы устройства, в дальнейшем их выполнять

Be надо. Для осуществления этого режима с помощью второго переключателя

4 отключают регистр 35 адреса и подключают регистр 36 адреса, Для формирования задержек Ь„ и - использованы элементы 31 и 32 задержки. Управление работой ключа 5 и блока б осуществляется непосредственно от первого переключателя 40.

Таким образом, предлагаемое устРойство обеспечивает измерение те-" кущего значения коэффициента линейной регрессии В (И+ 1) по вновь посту- . пившим значениям У {+к случайного процесса g и значениям){ >

Формула изобретения

1. Устройство для определения кОэффициентов линейной регрессии, со.держащее счетчик, первый вход которого подключен к выходу аналого-цифрового преобразователя, первый вход которого соединен с первым выходом блока управления, о т л и ч.а ю щ ее с я тем, что, с целью расширения функциональных возможностей путем определения текущих значений коэффициентов линейной регрессии, в него введены три аналоговых элемента памяти, аналоговый сдвигающий регистр, постоянный аналоговый запоминающий блок, четыре блока Умножения, два. ключа, цифро-аналоговый преобразователь, два блока суммирования, блок деления, при этом выходы аналогового сдвигающего регистра объединены и подключены к первым входам первого и второго блоков умножения и к второму входу первого блока умножения, выход которого соединен с первыми входами первого и второго ключей, второй вход второго ключа подключен к второму выходу блока управления, третий выход которого соединен с вторым входом первого ключа, выход которого соединен с первым входом третьего блока умножения, выход которого соединен с вторым входом аналого-. цифрового првооразоватвля, выход первого аналогового элемента памяти под ключен к второму входу второго блока умножения, выход которого соединен с первым входом первого блока суммирования, второй вход которого подключен к выходу четвертого блока умножения, первый вход которого объединен с первым входом второго блока суммирования .и подключен к выходу цифроаналогового преобразователя, вход которого подключен к выходу счетчика, второй вход которого соединен с чвтертым выходом блока управления, втоой вход четвертого блока умножения дключвн. к выходу второго аналогового элемента памяти, первый вход которого соединен с выходом третьего зле" мента памяти и является выходом уст« ройства, выходы первого и второго блоков суммирования подключены соответственно к первому и второму sxoдам блока деления, выход которогосоединен с первым входом третьего . аналогового элемента памяти, второй ,вход которого, подключен к пятому выходу блока управления, шестой выход которого соединен с вторым входом второго аналогового элемента памяти, седьмой выход блока управления подключен к первому входу аналогового сдвигающего регистра, второй вход которого является входом первого случайного процесса устройства, восьмой выход блока управления соединен .с вторым входом первого аналогового элемента памяти, второй вход которого является входом второго случайного процесса устройства, девятый выход блока управления подключен к вХОду

10 постоянного аналогового запоминающе го блока, выходы которого объединены и соединены с вторым входом третьего блока умножения, выход второго ключа подключен к второму входу второго !

5 блока суммирования.

2. Устройство по п.1, о т л и ч аю щ е е с я тем, что, блок управления содержит двенадцать формирователей импульсов,два элемента задержки, 20 постоянную память,два регистра адреса, регистр разрядов, формирователь одиночного импульса, триггер, генератор тактовых импульсов, два переключателя и два ключа, при этом первый, вто р5 рой и третий выходы постоянной памяти подключены соответственно к входаМ первого, второго и тРетьего формирователей импульсов, выходы которых объединены и являются седьмым выходом

З0 блока, четвертый, пятый и шестой выходы постоянной памяти соединены соответственно с входами четвертого, пятого и шестого формирователей импульсов, выходы которых объединены

З5 и являются восьмым выходом блока, седьмой, восьмой и девятый выходы постоянной памяти подключены соответственно к входам седьмого, восьмого и девятогo формирователей импульсов. выход восьмого формирова40 теля импульсов соединен с входом первого элемента задержки, выход которо- го объединен с выходами седьмого и девятого формирователей импульсов и является шестым выходом блока, десятый, .

45 одиннадцатый .и двенадцатый выходы. постоянной памяти подключены соответственно к входам десятого,одиннадцатого и двенадцатого формирователей импульсов, выход десятого формироватв-

50 ля импульсов соединен с входом второго элемента задержки, выход которого объединен с выходами одиннадцатого и двенадцатого формирователей импульсов и является пятым выходом

55 блока, тринадцатый, четырнадцатый и пятнадцатый выходы постоянной памяти являются соответственно девятым, первым и четвертым выходами блоха, замыкающий и размыкающий контакты щ первого переключателя являются соответственно вторым и третьим выходами блока, первый и второй подвижные контакты первого переключателя объединены и подключены к шине нулевого потенциала, первый управляющий вход первого регистра адреса соединен с

993291 размыкающим контактом второго лереключатвля, замыкающий контакт которого соединен а первым управляющим входом второго регистра адрвса, второй вход которого объвдинвн с вторым входом первого регистра адреса, с

5 первым управляющим входом регистра, разрядов и подключая к пврвому контакту пврвого нормально разомкнутого . ключа, второй контакт которого подключвн к шинв нулевого потенциала, выход формирователя одиночного,импульса подключвн к единичному входу триггера, нулевой вход которого соединен с швстнадцатым выходом постоянной памяти, выход триггера подключен че- i5 рвз генератор тактових импульаов к второму управляющему входу регистра разрядов, информационний вход которого объединен с подвижными конактами второго первключатвля и соединен с 20 выходом е -го разряда региатра разрядов, выходы которого подключвни к соответствующим информационным входам постоянной памяти, одни адрваные входы которого соединвны с соответствующими выходами первого регистра адрвса, другие входы постоянной памяти подключены к соответствующим выходам второго рвгистра адрвса, выход старшего разряда которого аовдинвн с третьим управляющим входом этого жв регистра, вход формирователя одиночного импульса подключен к первому контакту второго нормально разомкнутого ключа, второй контакт которого совдинвн с шиной нулевого потенциала.

Источники информации, принятые во внимание при экспвртизв

1. Мирский Г.Л. Аппаратурное опредвлвнив характеристик случайных процвнтов. М., Энергия, 1972, с.346.

2. Авторское свидвтвльство СССР

9 285368, кл. G 06 G 7/52, 1969.

993291

Составутель Л. Григорьян-Чтенц

Редактор В.Петраш Техред М. Костик КорректорИ.Шулла, Заказ 481/67 - Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5 филиал ППП Патент, г.ужгород, ул.Проектная,4