Способ функциональной подгонки резисторных сеток цифроаналоговых преобразователей

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

ps)993343 (61) Дополнительное к авт. сеид-ву— (22) Заявлено 0904.81 (21) 3276163/18-21 с присоединением заявки Мо(23) Приоритет—

Опубликовано 300183. Бюллетень N9 4

Дата опубликования описания 30. 01. 83

И1) М. Кл.

Н 01 С 17/24

Государственный комитет

СССР но делам изобретений и открытий (53) УДК 621. 3.087. .92 (088.8 ) Г.С.Власов, В.Е.Гутторов и С.Е.Лях (72) Авторы .изобретения (71) Заявитель (54) СПОСОБ ФУНКЦИОНАЛЬНОЙ ПОДГОНКИ РЕЗИСТОРНЫХ

СЕТОК ПИФРО-АНАЛОГОВЫХ ПРЕОБРАЗОВАТЕЛЕЙ

Изобретение относится к контрольно-измерительной технике и может быть использовано в технологическом процессе подгонки резисторных сеток цифро-аналоговых преобразователей.

Известен способ подгонки резисторных сеток, заключающийся в том, что по известным величинам сопротивлений резисторов связи подгоняют разрядные резисторы (удалением, например, части реэистивного слоя) либо по известным величинам сопротивлений резисторов разрядной секции подгоняют ,резисторы связи, а оценку результата подгонки производят путем контроля коэффициента деления каждого разряда P1), Недостатком указанного способа является необходимость напыления части резисторов резисторной сетки с определенной степенью точности, при этом возникает необходимость иметь у реэисторной сетки дополнительные технологические выводы каждого резистора связи для установления номиналов соответствующих резисторов сетки .путеМ дополнительных. замеров.

Наиболее близким к предлагаемому по технической сущности и достигаемому результату является способ функ циональной подгонки резисторных сеток, основанный иа принципе периодического замещения путем формирования переменного сигнала разбаланса, соответствующего разности сравниваемых сопротивлений, либо погрешности отклонения коэффициента деления элементарного делителя от номинального значения с последующей подгонкой одного из плеч до сведения к нулю переменного сигнала раэбаланса g2).

Однако известный способ подгонки обладает невысокой производительностью при подгонке тонкопленочных делите15 лей. напряжения, отличных от структуры A.-2R (например, взвешенных двоично-десятичных и т.п.) . Это можно пояснить на примере подгонки реэисторной сетки (фиг. 1), включающей резисторы разрядной секции с разрядными резисторами 2 к, задающими весовье токи 1/2", балластный резистор Кz, относительно которого начинают функциональную подгонку, и

25 резистор связи Ксе .

Функциональная подгонка приведенной резисторной сетки по известному способу состоит в.следующем.

Подгонку ведут, начиная с младшего разряда, при этом образуют эле.

993343 ментарный делитель R — 2 К и по ото клонению коэффициента деления этого делителя от номинального (в конкрет. ном случае от 0,5) изменяют величинуЯ, или 2 К таким образом, чтобы

Ъ выравнять токи, протекающие через эти резисторы. Так как изменение сопротивления тонкопленочных резисторов производится по соответствующей технологии, например путем удаления части резистивного материала, !О то выравнивание токов через 2 К и i(g может производиться только благодаря увеличению величины сопротивления одного из них (путем, например, лазерной или ультразвуковой подгон- )5 ки ).

Затем подобным же образом производится выравнивание тока, протекающего через разрядный резистор 2 8, и суммарного тока, протекающего череэщ резисторы 2 К и 8.5 .

Ъ

Однако уже на втором этапе при подгонке следующего за младшим разряда может возникнуть с равной вероят- ностью ситуация, когда номинал резистора 2 R в результате технологической неточности будет превышать величину параллельного соединения

2RHR

Так как подгонКа разрядных токов может производиться толькоувеличением величины сопротивления подгоняемых резисторов, то для приведенного случая потребуется изменять в сторону увеличения суммарное параллельное сопротивление уже подогнанной сек- З- ции. Реально это сопровождается возвратом инструмента подгонки (координатного стола) к резисторам подогнанной секции с.целью увеличения номинала их параллельного соединения, 40 а также. дополнительной подгонкой для выполнения весовых соотноше.ний токов. При функциональной подгонке полной резисторной разрядной секции (тет- 45 рады) известным способом в результате возврата к одному и тому же резистору несколько раз его подгоночная секция может быть полностью удалена, что влечет за собой невоэ- 5О можность дальнейшей подгонки как этого резистора, так и всей резисторной сетки в целом. Однако при функциональной подгонке резисторной сетки R,=2R выявленного недостаткао не наблюдается в результате воэможности выравнивания разрядных токов путем подгонки с увеличением величин сопротивлений (уменьшением } с илиЯ на каждом разряде.

Цель изобретения — повышение производительности подгонки, а именно, осушес.твление воэможности подгонки без возврата к подогнанным разрядным секциям резисторной сетки.

Поставленная цель достигается тем,.что согласно способу функциональной подгонки резисторных сеток цифро-аналоговых преобразователей, включающему формирование переменного сигнала разбаланса, соответствующего погрешности отклонения от номинального коэффициента деления элементарных делителей, первое плечо которых образовано резисторами подгоняемой разрядной секции, а второе внешней реэисторной секцией, содержащей резисторы связи или балластный резистор и младшие разрядные секции,и компенсацию переменного сигнала разбаланса путем изменения сопротивления резисторов подгоняемой разрядной секции, перед операцией формирования переменного сигнала разбаланса для i-й подгоняемой разрядной секции определяют эталон подгонки, образуя второе плечо элементарного делителя с сопротивлением, равным сопротивлению параллельно соединенных резисторов (i-1 )-й подгоняемой разрядной секции, (i-1 )-го резистора связи или балластного резистора и дополнительного подстраиваемого резистора внешней резисторной секции с обеспечением разности величины полученного эталона подгонки и любого из сопротивлений i-й разрядной секции с соответствующим коэффициентом деления одного знака, затем осуществляют формирование и компенсацию переменного сигнала разбаланса, а после подгонки всех резисторов i-й разрядной секции подгоняют (i-.1 )-й резистор связи, увеличивая его на величину сопротивления дополнительного резистора.

На фиг.1 изображена резисторная сетка, требующая подгонки; на фиг.2 формирование эталона подгонки младшей. тетрады (разрядной секции ) с разрядными резисторами, веса которых соответствуют, например, двоично-десятичному коду; на фиг. 3 формирование эталона подгонки следующей за резистором связи разрядной секции.

На чертежах обозначены резисторные сетки 1, разрядные секции 2 (тетрады), дополнительный резистор 3 с младшими тетрадами (внешняя реэисторная секция) . На фиг. 1 — 3 пунктирный резистор слева означает, что резисторная сетка имеет продолжение влево. На фиг. 1 и 2 показаны только четыре младших разряда; на фиг. 3 — восемь младших разрядов резисторной сетки, так как коммутация соответствует подгонке 2-й справа тетрады, Функциональную подгонку начинают с младшего разряда (Фиг. 2), при этом подключают к выводу балластного

993343 резистора К-g такое сопротивление К внешней резисторной секции 3, чтобы для любого нз напыленных резисторов первой разрядной секции 2 выполнялось соотношение где g, - к-й резистор, начиная с младшего. Разряда, первой разрядной секции резисторной сетки;

К вЂ” эталон подгонки 1-й раэЭМ рядной секции реэисторной сетки;

К, †.минимальный по величине

Д1 дополнительный .Резистор внешней резисторной секции 3, для которого выполняется соотношение (1)

По отношению к Ку выполняют подгонку резисторов 1-й разрядной сек- .. ции 2 в сторону увеличения их номи налов, формируя поочередно элементарные делители К „-К и доводя их коэффициент деления до номинального.

Затем параллельно соединяют выводы подогнанной. разрядной секции . (фиг. 3) и .подбирают 3д формируя таким образом эталон подЬонки 2-й разрядной секции 2, причем э сЬ +-"м6 д ? где к, — эквивалентное сопротивлеssn ние подогнанной части реэисторной сетки, которое на заданном этапе функциональной подгонки равно"э в=2 кпг Rltг па RиВ„ — мййимальный по величине дополнительный резистор внешней резисторной секции

3, для которого выполняется соотношение (2);"

Я» — к-й резистор, начиная с младшего разряда, второй разрядной секции резисторной сетки.

Потом по oiíîøåíèþ к э проводят подгонку резисторов 2-й разрядной секции 2 в сторону увеличения их номиналов, формируя поочередно элементарные делители k><-Rkq, доводя их коэффициент деления до номи-, нального.

Затем отключают (закорачивают) дополнительный резистор » внешней резисторной секции 3 и подгоняют в сторону увеличения номинала резисторКс ; на величину gA<. Причем для 1 этого можно,.например, использовать тот же принцип Формирования элементарного делителя Я, р- (Всв +йэл), где %к л-- подогнанный прй выполнении условия (2) к-й резистор вто- рой разрядной секции резисторной сетки. При этом Rk2. в».. ступает

Способ функциональной подгонки резисторных сеток цифро-аналоговых преобразователей, включающий формйрование переменного сигнала разбаланса, соответствующего погрешности отклонения от номинального коэффициента деления элементарных делите лей, первое плечо которых образовано резисторами подгоняемой разрядной секции, а второе - внешней резисторной секцией, содержащей, резисторы связи или балластный резистор и младшие разрядные секции, и компенсацию переменного сигнала разбаланса путем изменения сопротивления ре-. зисторов подгоняемой разрядной секции, отличающийся тем, что, с целью повышения производительности подгонки, перед. операцией.уже в качестве эталонного. Функцио- нальную подгонку остальной части реэисторной сетки проводят аналогичным образом.

Пример. К свободному выводу дополнительной внешней секции 3 подключают один вход устройства вычитания тока, другой вход которого подключают к одному из резисторов подгоняемой резисторной секции 2 через делитель тока» коэффициент деления которого меняется в зависимости от подгоняемых резисторов тетрады (2 R, 2 3, 2 R, 2»R ) соответственно (2, 2, 22., 2> ), а к выхо-!

5 ду устройства вйчитания тока подключают индикатор нулевого значения.

Предлагаемый способ может найти применение при функциональной подгон

20 ке непосредственно цифро-аналоговых преобразователей, включающих, кроме резисторной сетки, аналоговые ключи и схему суммирования токов, при условии, что схема суммирования токов

25 будет иметь дополнительные внешние. выводы, Технико-экономическое преимущество предлагаемого способа заключается в уменьшении трудоемкости подгоночЗ0 ной операции за счет исключения возврата подгоночного инструмента, в увеличении выхода годных резисторных сеток за счет уменьшения вероятности полного снятия подгоночной секции какого-то РезистоРа сетки.

Способ позволяет увеличить производительность труда и при подгонке резисторных сетоктипа К-28,, позволяя оператору получить дополнительную инфорМацию о величине сопротивления, на которое необходимо изменить резистор связи. Это позволяет операторутехнологу более точно выбрать тип реза, что снижает трудоемкость подгонки, 45

Формула изобретения

993343

igltJ2

ВНИИПИ Заказ 491/70 Тираж. 701 Подписное

Филиал ППП "Патент", г.ужгород, ул.Проектная,4 формирования переменного сигнала разбаланса для -й подгоняемой разрядной секции определяют эталон подгонки, образуя второе плечо элементарного делителя с сопротивлением, равным сопротивлению параллельно соединенных резисторов (-1 )-й под гоняемой разрядной секции, () -1 )-го резистора связи или балластного резистора и дополнительного подстраиваемого резистора внешней резисторной Ю секции с обеспечением разности величины полученного эталона подгонки и любого иэ сопротивлений -й разрядной секции с соответствующим коэффициентом деления одного знака, затем осуществляют формирование и компенсацию переменного сигнала разбаланса, а после подгонки всех резисторов 1 -й разрядной секции подгоняют -1 -й резистор связи, увеличивая его на величину сопротивления дополнительного резистора.

Источники информации, принятые во внимание при экспертизе

1. Шлыков Г.П. и др. Способ подгонки двоичных делителей.-"Приборы и системы управления", 1974, Ф 9, с. 49-50.

2. Шлыков Г.П. Контроль параметров цифро-аналоговых преобразователей. Пенза, Пензенский ПТИ, 1980, ° ° 31 °