Вычислительное устройство

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскии

Социалистических

Рес ублнк р ч997033 (61) Дополнительное к авт. свид-ву(22) Заявлено 051280 (21) 3213299/18-24

Р М g+ з

G06 F 7/544 с присоединением заявки ¹â€” (23) ПриоритетГосударетвеиный комитет

СССР ио делам изобретений и открытий

Опубликовано 1Ы283 Бюллетень ¹ 6 (53) УДК 681. 325 (088,8) Дата опубликования. описания 150283

У

Ф (72) Авторы изобретения

Ф

A. К. Мерзляков и Л. A. Фо фщй „.". (7! ) Заявитель (54) вычислительное устРойство

Изобретение относится к демонст рационным и проверочным вычислительным устройствам и может быть использовано при изучении теории чисел.

Известны .программные средства вы полнения разложения на простые множители, реализуемые с помощью уни.версальных вычислительных машин, -что требует значительных затрат машинного времени и нецелесообразно для процесса обучения 1 ) и (2).

Наиболее близким к предлагаемому по технической сущности является вычислительное устройство, предназначенное для извлечения квадратного корня и выполняющее частную задачу более общей задачи разложения чисел на простые множители. Устройство содержит генератор импульсов, триггер, две группы элементов И, два счетчика, неуправляемый делитель частоты, блок управления, управляемый делитель частоты, состоящий из регистра памяти, разрядные выходы которого че.рез элементы H третьей группы подключены к разрядным входам третьего счетчика, причем выход генератора подключен к счетному входу триггера и входу неуправляемого делителя частоты, выход которого подключен к счетному входу третьего счетчика, выход которого является выходом устройства и подключен к первому входу блока управления, второй вход которого подключен к источнику частотно-импульсной последовательности, первый выход блока управления подключен к вторым входам элементов И третьей группы, второй выход - к управляющему входу регистра памяти, третий выход — к установочному входу второго счетчика, четвертый. выход блока управления подключен к первым входам элементов И второй группы, вторые входы которых подключены соответственно к разрядным выходам второго счетчика, а выходы - к разрядным входам регистра памяти соответственно, пятый и шестой выходы блока управления подключены к установочным входам первого счетчика и триггера соответственно, выход триггера подключен к счетному входу первого счетчика, выход которого подключен к первым входам элементов

И первой группы, к входу установки триггера,к счетному входу второго счетчика, разрядные выходы которого через элементы И первой группы подключенены к разрядным входам первого счетчика Щ.

997033

Однако устройство-прототип не позволяет решить общей задачи разложения числа на простые множители.

Цель изобретения - расширение области применения устройства за счет реализации операции разложения числа на простые множители.

Поставленная цель достигается тем, что вычислительное устройство, содержащее генератор импульсов, первый триггер, три счетчика, три группы элементов И, элемент памяти, причем единичные разрядные входы первого счетчика соединены соответственно с выходами элементов И первой группы, первые входы которых соединены соответственно с нулевыми раз- 15 рядными входами второго счетчика, единичные разрядные выходы которого подключены соответственно к первым входам элементов И второй группы выходы которых соединены соответст- 2О венно с информационными входами элемента памяти,. содержит четвертый и пятый счетчики, второй триггер, пять элементов И, два элемента ИЛИ, пять элементов задержки, шину запуска, причем выход генератора импуль сов соединен с первыми входами первого и второго элементов И, вторые входы которых подключены соответственно к единичным выходам первого и второго ЗО триггеров, единичные входы которых соединены с шиной запуска, единичный выход второго триггера соединен с первым входом третьего элемента ..И, второй вход .которого через первый элемент задержки соединен с первыми входами первого и второго элементов ИЛИ, четвертого и пятого элементов И, счетным входом Угорого счетчика, выходом третьего счетчика, входом установки третье- 4О

ro счетчика и входом второго элемента задержки, выход которого подключен к входу разрешения считывания элемента памяти, информационные выходы которого соединены-соответственно с единичными разрядными входами третьего счетчика, счетный вход которого соединен с выходом первого элемента И и счетным входом первого счетчика, разрядные выходы р которого являются выходами второго сомножителя устройства, а выход соединен,с вторыми входами второго элемента ИЛИ и пятого. элемента И, выход которого соединен с входом установки элемента памяти, нулевым входом первого триггера и через третий элемент задержки с вторыми входами элементов И второй группы, выход второго элемента ИЛИ соединен с входом установки. первого счетчи- 60 ка, через четвертый элемент задержки с вторыми входами элементов H первой группы, выход второго элемента

И соединен со счетным входом четвертого счетчика, нулевые разрядные 65 входы которого соединены соответственно с выходами элементов И,третьей группы, первые входы которых соединены соответственно с единичными разрядными выходами пятого счетчика, счетный вход которого соединен с выходом третьего элемента И, а нулевые разрядные выходы являются выходами первого сомножителя устройства, выход четвертого счетчика соединен с вторыми входами четвертого элемента H и первого элемента ИЛИ, выход которого соединен с установочным входом четвертого счетчика и через пятый элемент задержки - с вторыми входами элементов И третьей группы, выход четвертого элемента И соединен с нулевым входом второго триггера.

На чертеже представлена схема устройства.

Устройство содержит генератор импульсов 1, первый и второй триггеры

2 и 3, элементы И первой 4, второй

5 и третьей б групп, первый 7, второй 8, третий 9, четвертый 10, пятый 11 счетчикир элементы И 12-16 элементы ИЛИ 17 и 18, элемент памяти

19, элементы задержки 20-24.

Устройство работает следующим образом.

В исходном состоянии триггеры 2 и 3 обнулены и, следовательно, импульсы от генератора 1 в устройство не поступают. Счетчик 10 в исходном состоянии имеет коэффициент пересчета, равный двум, что достигается занесением двоичного кода двух и органиэацией счетчика как вычитающего с установкой разрядов в единицу, счетчик 11 вычитающий ь в исходном состоянии содержит обратный код двух. Счетчик 9 суммирующий и содержит .в исходном состоянии дополнительный код числа m, подлежащего разложению, заносящийся также в элемент памяти 19, счетчик 8 вычитающий и содержит дополнительный код числа

m. Счетчик 7 вычитающий и содержит прямой код m««1.

При подаче íà шийу запуска сигнала триггеры устанавливаются в единичное состояние и импульсы от генератора 1 через элементы И 12 и 13 поступают на счетчики 7, 9 и 10. На выходе счетчика 10 появляется каждый второй импульс с восстановлением его содержимого выходным импульсом, свидетельствующим о нулевом содержании счетчика, проходящим через элемент

ИЛИ 17 на вход установки разрядов счетчика в единицу и вызывающим занесение кода двух со счетчика 11 в счетчик 10 через элементы И б. На выходе счетчика 9 импульс переполнения появляется через .m тактовых импульсов с восстановлением содержимого счетчика импульсом переполнения с его выхода через элемент задержки

21 из элемента памяти 19.

997033

Формула. изобретения

Вычислительное устройство, содержащее три счетчика, три группы элементов И, генератор импульсов, первый триггер, элемент памяти, причем единичные разрядные входы первого счетчика соединены соответственно с выходами элементов И первой группы, первые входы которых соединены соответстзенно с нулевыми разряд ными входами второго счетчика, единичные разрядные выходи. которого подключены соответственно к первым входам элементов И второй группы, 55

65

В случае если m ч еeтTнHоoеe, то импульсы счетчиков 9 и 10 совпадают по времени и через элемент И 15 триггер

3 устанавливается в нулевое состояние, тактовые импульсы не поступают на вход счетчика 10, на выходах счетчика 11 появляется первый:сомножитель.

При нечетном m совпадения импульсов не происходит и импульсом-<с выхода счетчика 9 через элемент задержки 20, элемент И 14 в счетчике 11 устанавли- о вается число три, которое через открытые элементы.И б заносится в счетчик 10. После чего процесс повторяется до выделения первого сомножителя, как это описано выше.

Лналогично осуществляется поиск второго сомножителя, в каждом цикле счетчик 8 переводится в новое состояние вычитайием из него единицы им- пульсом переполнения с выхода счетчика 9 и..перезаписью нового значе- 20 ния через элементы И 4 s счетчик 7, управляемый импульсом с выхода счетчика 9 через элемент ИЛИ 18. Процесс заканчивается при совпадении импульсов переполнения на выходах счетчи-. 25 ков 7 и 9, в этом случае импульс с выхода элемента И 16 устанавливает триггер 2 в нулевое состояние, на выходах счетчика 7 появляется второй сомножитель. Кроме того, со счетчи-. ка 8 через элементы И 5 в обнуленный элемент памяти 19 и далее в счетчик 9 заносится дополнительный код второго сомножителя. После подачи .управляющего сигнала в следующем цикле на шину запуска продолжается поиск следующих сомножителей, однако из исходного числа исключается первый простой множитель. Процесс вычисления заканчивается, когда первый сомножитель становится больше 4О второго. В случае их-совпадения фиксируется значение квадратного корня иэ числа в.

Данное устройство позволяет решить общую задачу разложения на простые 45 множители, таким образом обладает по сравнению с прототипом более широкой областью применения.: выходы которых соединены соответственно с информационными входами элемента памяти, о т л и ч а ю щ ее с я тем, что, с целью расширения функциональных возможностей за счет реализации операции разложения на простые множители, устройство содержит четвертый и пятый счетчики, второй триггер, пять элементов И, два.элемента ИЛИ,, пять элементов задержки, шину запуска, причем выход генератора импульсов соединен с первыми входами первого и второго элементов И, вторые входы которых подключены соответственно к единичным выходам первого и второго триггеров, единичные входы которых соединены с шиной запуска, единичный выход второго триггера соединен с первым входом третьего элемента И, второй вход которого через первый элемент задержки соединен с первыми. входами первого и второго элементов:

?iJi?i, четвертого и пятого элемейтов

И, счетным входом второго счетчика, выходом третьего счетчика, входом установки третьего счетчика и входом второго элемента задержки, выход которого подключен к входу разрешения считывания элемента памяти, информационные выходы которого соединены "îîòâåòñòâåííî с единичными разрядными входами третьего счетчика, счетный вход которого соедкиен с выходом первого элемента И и счетным входом первого счетчика, разрядные выходы которого являются выходами второго сомножителя устройства, а выход соединен с вторыми входами второго элемента ИЗП1 и пятого элемента И, выход которого соединен с входом установки элемента памяти, нулевым входом первого триггера и через третий элемент эадержки с вторыми входами элементов И второй группы, выход второго элемента ИЛИ соединен с входом установки первого счетчика, через четвертый элемент задержки с вторыми входами элементов

l1 первой группы, выход второго элемента И соединен со счетным. входом четвертого счетчика, нулевые разрядные входы которого соединены соответственно с выходами элементов И третьей группы, первые входы которых соединены соответственно с единичными разрядными выходами пятого счетчика, счетный вход которого соединен с выходом третьего элемента И, а нулевые разрядные выходы являются выходами первого сомножителя устройства, выход четвертого счетчика соединен. с вторыми-входами четвертого элемента И и первого элемента ИЛИ, выход которого соединен с входом установки четвертого счетчика и через пятый элемент задержки — с вторыми входами элемен-.

ТоВ И третьей группы, выход четЬер997033

Составитель A. Клюев

Редактор .Т. Веселова -Техред К.Мыцьо Корректор И. Шулла

Заказ 935/67

Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

I того элемента И соединен с нулевым входом второго триггера.

Источники информации, принятые во внимание при экспертизе

1. Виноградов И.М. Основы теории чисел. М., "Наука" 1972, с. 19-20.

2. Кнут Д. Искусство программирования для ЦВИ. Т. 11, М., "Мир", 1976, с. 409-420.

3. Авторское свидетельство СССР

9 605212, кл. 6 06F 7/38, 1976 (прототип).