Устройство для отображения информации

 

ОПИСЛНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Соцналнстнческнх

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 060281 (21)3245477/18-24 tS1) h4.NII З

6 09 G 3/20 с присоединением заявки М(23) Приоритет—

Государствеииый комитет

СССР оо делам изобретений и открытий (ЩУДК 681.327.11 (088. 8) Опубликовано 150283. Бюллетень М 6

Дата опубликования описания 150283

М.Ф. Куртюков, М. В. Власов, И, П. Бровиков и A.Ñ.Êðûëîâ т

IP /

1 вам (72) Авторы изобретения с аюаа, (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ

ИНФОРМАЦИИ

Изобретение относится к вычислительной технике и может быть использовано в устройствах для отображения информации.

Известны устройства для отображения информации, содержащие диоды, ре зисторы и МОП-транзисторы, подключенные к общему источнику питания 1 .

Трудности построения больших экра,нов с матричной структурой управления состоят в том, что отсутствие свойств послесвечения у светодиодов должно возмещаться соответствукщей дли. тельностью их возбуждения, а также необходимой мощностью источника.

Наиболее близким по своей сущности к изобретению является устройство для отображения информации,,содержащее последовательно соединенные блоки оперативной и постоянной памяти, блок регистров и индикатор, к другому входу которого через блок ключей подключен выход блока дешифраторов, а к входу блока постоянной памяти подключен выход счетчика 12)

Недостатком известного устройстЬа является необходимость установки рющных источников постоянного тока ,для возбуждения светодиодов экрана,,что увеличивает потребляемую мощ ность.

Кроме того, структурная схема управления требует установки отдельных запоминающих устройств для каждой светодиодной матрицы, что ограничивает размеры экрана.

Цель изобретения — уменьшение пот

10 ребляемой мощности.

Поставленная цель достигается тем, что в устройство для отображения информации на матричном экране,.содержащее последовательно соединенные блок оперативной памяти и блок пос" тоянной памяти, блок регистров и матричный индикатор, другие входы которого соединены с блоком ключей, подключенным к первому выходу блока де2О шифраторов, вторые входы блока пос тоянной памяти подключены к выходу первого счетчика, введены второй и третий. счетчики, дешифратор, триггер и генератор ){мпульсов, первый выход которого подключен к другому входу блока. ключей, второй. выход — к другому.входу блока регистров и одному из входов триггера, первый выход которого подключен к первому входу блока ,дешифраторов и первому входу второго счетчика, выход которого подключен к

997090 первому входу блока оперативной памяти и первому входу дешифратора, второй вход которого подключен к второму выходу триггера, одни из выходов дешнфратора соединены с другими входами блока регистров, другой выход— с другим входом триггера,,вторым вхо-. дом счетчика и счетным входом. первого счетчика, выход которого подключен к второму входу блока постоянной памяти и второ у входу блока дешифраторов, второй выход которого соединен с входом первого и счетным выходом третьего счетчика, третий выход — с входом третьего счетчика, выход которого подключен к третьему входу блока дешифраторов и второму входу блока оперативной памяти, третий вход которого и третий вход второго счетчика являются информационными входами устройства.

На фиг. 1 представлена блок-схе- 20 ма устройства; на фиг. 2 — схема генератора импульсов; на фиг. 3.— схема коммутации светоиэлуч ющих диодов; на фиг ° 4 — схема соединений блока дешифраторов; на фиг. 5 — вре- щ менные диаграммы напряжений, функционируемых в устройстве.

На фиг. 1 обоэначеног вход 1 устройства, блок 2 оперативной памяти, блок 3 постоянной памяти, блок 4 регистров, матричный индикатор 5, блок

6 ключей, блок 7 дешифраторов, первый счетчик 8, третий счетчик 9, второй счетчик 10, дешифратор 11, триггер 12, генератор импульсов 13.

На фиг. 2 обозначено: блок 14 трансформаторов,выпрямйтель 15.На фиг.3 обозначено: составленные транзисторы

16 и 17, резисторы 18 и 19, ключевая схема 20 (половина микросхемы 1КТ4621, светоиэлучакщие диоды 21, резисторы 40

22, ключевая схема 23 (половина микросхемы 1КТ462).

На фиг. 4 обозначено: дешифратор управления 24, дешифраторы 25,26 и 27, первый счетчик 8, третий счетчик 9. 4

Работа устройства происходит следующим образом.

Иэ внешнего источника информация (не показан), представленная s виде кодов символов, через входы 1 нагружается в блок 2 оперативной памяти.

Это манжет производиться в любое время, когда блок 2 свободен, т.е. во время засветки светоизлучающих диодов. Информация располагается в ячейках блока 2 оперативной памяти в том же порядке, что и светодиодные матрицы, в индикаторе 5, т.е. адреса ячеек (их порядковые номера) блока 2 памяти совпадают с адресами матриц (знакомест) индикатора экра- з© на. Так как информация на экране вы.свечивается в виде светящихся точек, образующих пунктирные линии в ñîñтаве устройства содержится блок 3 постоянной памяти, предназначенный „ Я для преобразования кода символа в позиционные коды. Каждый код символа является адресом группы ячеек блока

3, в которых содержатся коды для высвечивания данного символа. В предложенном устройстве при использовании матричных индикаторов с матрицей 5к7 каждая группа ячеек блока 3 содержит пять семиразрядных позиционных кодов, а при использовании индикаторов с матрицей 8к8 каждая группа содержит восемь восьмираэрядных кодов. На фиг. 3 в качестве примера подключения индикаторов к коммутирующим ключевым элементам показаны индикаторы с матрицей 5к7.

Импульсы синхронизации fо -2400 Гц с генератора 13 поступают на входы установки в нуль блока 4 регистров и первый вход триггера 12. В результате этого входы дешифратора 11 подключаются к выходам счетчика 10, входы блока 7 дешифраторов отключаются от выходов счетчиков 8 и 9, а на счетный вход счетчика 10 начинают поступать.тактовые импульсы с частотой

f = (1-1 5) МГц Синхронно с импульсами тактовой частоты с выходов блока 2 на входы блока 3 начинают поступать коды подлежащих отображению на экране символов. При неизменном . состоянии с:этчика 8 с выходов блока 3 на информационные входы блока

4 поступают с частотой позиционные . коды первого столбца (вертикальная строка) каждого символа, которые последовательно распределяются по регистрам, в соответствии с сигналами управления, поступающими на их входы с выходов дешифратора 11.

После заполнения всех регистров блока 4 счетчик 10 и триггер 12 устанавливаются в нулевое состояние, а счетчик 8 устанавливается в состояние 001 сигналом, поступающим с последнего выхода дешифратора 11. В результате входы дешифратора 11 oTKmoчаются от выходов счетчика 10, а входы блока дешифраторов 7 подключаются к выходам счетчиков 8 и 9. В .это время на коллекторах составленных транзисторов 16 и 17, ключа данного столбца в соответствйи с диаграммой (фиг.5)находится положительная полуволна переменного напряжения, близкого к максимуму, а на входе микросхемы

20 появляется низкий:потенциал, поступающий с выхода блоха дешифратора

7, В результате на вертикальной шйне данного столбца появляется импульс положительного напряжения, возбуждающий светоиэлучающие диоды 21, которые через выходы микросхемы 23 замыкаются на корпус сигналами 1, поступающими с регистров блока 4. С приходом, следующего импульса синхронизации Уо - 240ОГц регистры блока

4 устанавливаются в 0, в резуль тате чего засветка данного столбца 997О90 матричных индикаторов прерывается.

Триггер 12 вновь устанавливается в состояние 1, в результате чего входы дешифратора ll подключаются к входам счетчика 10, входы блока дешифраторов 7 отключаются, цикл повторяется, но при этом эасвеиивается следующий столбец всех матричных индикаторов в соответствии с изменившимся кодом счетчика 8.

Пос..е последоаательной засветки всех пяти столбцов матричного индикатора счетчик 8 устанавливается сигналом шестого выхода дешифратора 7 на 0 и одновременно устанавливает счетчик 9 в .новое состояние., В результате этого адреса ячеек блока 2 изменяются и в течение последующих пяти циклов последовательно засвечиваются столбцы матричных индикаторов следующей колонки и т.п. Число всех колонок, соответствующее числу мат- 2О ричных индикаторов (в горизонтальном ряду), равно 6 . Переход к следующей колонке осуществляется сигналами,приходящими с б-го,l4-го,22-го, 30- ro и 38-го выходов блока 7 де.шифраторов на счетный вход счетчика

9. Завершение полного цикла засветки всех тридцати столбцов шести коло-. нок осуществляется обнуленнем счетчика-9 сигналом, приходящим с 46-ro выхода блока 7.дешифраторов.

В предлагаемом устройстве осуществлено возбуждение светоизлучающих диодов экрана с матричной структурой управления от сети переменного тока.

Технико-экономическая эффективность предлагаемого технического решения состоит в том, что оно исключает необходимость установки мощ"ных источников постоянного тока для питания экрана и исключает по- 40 терн мощности от преобразованиЯ -переменного тока в постоянный. кроме того, предлагаемая структура схемы управления с синхронизацией от источника питания переменного тока 45 позволяет наращивать размеры площади экрана, а возможная параллельная работа нескольких схем управления. составными блоками экрана позволяет построение большого экрана.

Формула изобретения

Устройство для отображения информации, содержащее последовательно .соединенные блок оперативной памяти, блок постоянной памяти, блок регистров и матричный индикатор, другие входы которого соединены с блоком ключей, подключенным к первому выходу блока дешнфраторов вторые входы блока постоянной памяти подключены. к выходу nepaoro счетчика, .о т л и ч а ю щ е е с я .тем,что, с целью уменьшения потребляемой мощности, оно содержит второй и третий счетчики, дешифратор, триггер и генератор импульсов, первый выход которого подключен в другому входу

5лока ключей, второй выход — к дру=ому входу блока регистров и одному из входов триггера, первый выход которого подключен к первому входу блока дешифраторов и первому входу второго счетчика, выход которого подключен к первому входу блока опера тивной памяти к первому входу дешнфратора, третий вход которого подключен к второму выходу триггера, один из выходов.дешифратора соединены с другими входами блока регистров, другой выход — с другим входом триггера, вторым входом второго счетчика и счетным входом первого счетчика, выход которого подключен к второму входу блока постоянной памяти и второму входу блока дешифраторов, второй .,выход которого соединен с входом пер вого и счетным входом третьего счет! чика, третий выход — с входом третьего счетчика, выход которого подключен к третьему входу 1блока дешифраторов и второму входу блока оперативной памяти, третий вход которого и третий вход второго счетчика являются информационными входами устройства.

Источники информации, принятые во внимание при экспертизе

l. Заявка Японии Ф 53-25621, кл. 97 (7) В 4, опублик, 1978.

2. Иедъяри Вела. Элементы оптоэлектроники и фотоэлектрической автоматики. Советское радио, .1979, с. 145 (прототип).

Уж.

Составитель В. Сметанин

Редактор М.Днлын Техред М.Надь Корректор Л. Вокшан

Заказ 940/69 Тираж 486 Поднисное

ВКИИПИ Государственного комитета СССР по делам изобретений н откритий

113035, Москва, Ж- 35 Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4