Измерительная система

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

{и>997245 фея (61) Дополнительное к авт. свид-ву (22) Заявлеио09.03. 81. (21) 3258195/18-21

РЦМ.Кл. с присоединением заявки ¹

Н 03 К 13/02

Гоеударственннй комнтет

СССР по делам нзобретеннй н открнтнй (23) Приоритет

Опубликовано 15.02.83.Бюллетень ¹ 6

133) УДК681. 3 25 (088.8) Дата опубликования описания 15.02.83 (72) Авторы изобретения

В.Н. Судариков и Ю.A. (73) Заявитель (54 ) ИЗМЕРИТЕЛЬНАЯ СИСТЕМА

Изобретение относится к экспери= ментальной ядерной .физике и может быть использовано в информационноизмерительных системах при изучении механизмов протекания термоядерных реакций.

Известна измерительная система, содержащая аналого-цифровой преобразователь, включающий в себя входной усилитель и измерительный. блок, и устройство для его управления, осуществляющее измерение интервалов меж-ду замерами в зависимости от величины первой производной измеряемого, сигнала. Такое устройство позволяет 15 сократить объем избыточной информации, передаваемой во внешнее запоминающее .устройство измерительным блоком аналого-.цифрового преобразователя эа счет уменьшения числа за.меров, когда входная величина меня- .ется недостаточно $1).

Недостатками данной измерительной система являются неполное исключение числа избыточных замеров,а также не, возможность воспроизведения по результатам измерения форьы измеряемо»

ro сигнала, так как время выполнения отдельных замеров неизвестно.

Известна измерительная система,содержащая аналого-цифровой преобра зователь, вход которого. соединен с входной шиной устройства. Разрядные выходы аналого-цифрового преобразователя соединены с входами устройства сравнения, выход управления и разряд ные выходы которого. соединены. соотетственно ("принятая выборка данх") с входами адреса и -записи и с первой группой информационных входовзапоминающего устройства, вторая группа информационных входов которого соединена с разрядными BHxo" дами счетчика адреса (CAK). Выходы адреса запоминающего устройства соединены с входами устройства обнаружения запоминания памяти. Выход . блока управления приемом данных соединен с входом управления устройства сравнения, вход синхронизации которо го соединен с выходом синхронизатора и с входом счетчика адресов каналов ("синхронизация выборок" ).

Вход синхронизатора и вход управления аналого-цифрового преобразова-теля соединены с выходом генератора.

Такое устройство с помощью устройст ва сравнения исключает повторяющиеся кощт, последовательно поступаю997245 щие с выхода аналого-цифрового преобразователя, и записывает в запоминающее устройство только значащие выборки вместе с их временной координатой, поступающей с выхода счетчика адресов каналов.

Требуемое быстродействие всех элементов устройства определяется тактовой частотой, вырабатываемой генератором, а объем запоминающего устройства — числом фиксируемых в нем эа один цикл измерения значащих выборок, причем при высокой тактовой частоте, необходимой для обеспечения требуемой точности измерения формы сигнала, большую часть обмена памяти занимает адресная координата выборки 2) .

Недостатком известной измерительной системы является ее низкая надежность, поскольку для обеспечения высокой точности измерений она тре- 20 бует быстродейстнующего многозарядного запоминающего устройства большого объема.

Цель изобретения — повышение надежности измерительной систеьы. 25

Поставленная цель достигается тем, что в измерительную систему, содержащую аналого-цифровой преобразователь, разрядные выходы. которого через блок сравнения соединены с 30 первой группой информационных входов первого запоминающего устройства, входы записи и адреса которого соединены с выходом управления блока сраннения, вход упРавления котоРого 35 соединен с выходом блока управления приемом данных, вход управления аналого-цифрового преобразователя соединен с выходом генератора и с входом синхронизатора, ныход котоРо- 40

ro соединен с входом синхронизации блока сравнения и с входом счетчика адреса, группа младших разрядов которого соединена с второй группой информационных входов первого запоминающего устройства, выходы адреса 45 которого соединены с входами первого устройства обнаружения заполнения памяти, а первая и вторая группы выходов гервого запоминающего устройст— ва соединены соответственно с пер- 50 вой и второй группами выходных щин, введены второе запоминающее устройство, второе устройство обнаружения заполнения памяти, триггер, элемент

ИЛИ, два элемента задержки и три 55 формирователя, причем выход старшего разряда группы, младших разрядов счетчика адреса через первый формирователь соединен с первым входом триггера и с входом первого элемен- ®0 та задержки, выход которого через второй формирователь соединен с входом записи второго запоминающего устройства, информационные входы которого соединены с выходами группы старших разрядов счетчика адреса, а выходы — с входами второго устройства обнаружения з аполнения памяти, выход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом первого устройства обнаружения заполнения памяти, выход — с входом блока управления приемом данных, выход управления блока сравнения через второй элемент задержки соединен с вторым входом триггера, выход которого сое динен с дополнительным информационным входом первого запоминающего устройства и через третий формирователь с входом адреса второго запоминающего устройства, выходы которого соединены с третьей группой ныходных шин и с дополнительной выходной шиной устройства, при этом дополнительный выход первого запоминающего устройства соединен с дополнительной выходной шиной.

На фиг. 1 представлена структурная схема измерительной системя, на фиг. 2 — временные графики, поясняющие ее работу.

Измерительная система содержит аналого-цифровой преобразователь 1, входную шину 2, блок 3 сравнения, ин» формационные входы 4, первое запоминающее устройство 5, ахоп записи

6, вход адреса 7, выход управления 8 элемент 9 задержки, триггер 10, вход упранления 11, генератор 12, син— хронизатор 13, вход синхронизации

14, счетчик 15 адреса, группу 16 младших разрядов, информационные входы 17, первый формирователь 18, элемент задержки 19, второй формирователь 20, вход записи 21, второе запоминающее устройство 22, третий формирователь 23, дополнительный информационный вход 24, выходы адреса

25, первое устройстно 26 обнаружения заполнения памяти, элемент ИЛИ

27, вход адреса 28, выход адреса

29, второе устройство 30 обнаружения заполнения памяти, блок 31 управления приемом данных, вход управления 32, группу 33 старших разрядов, информационные входы 34, группу выходов 35, группы выходов 36 и 37, дополнительный выход 38, группу выходных шин 39 — 41, дополнительную выходную шину 42.

При этом вход аналого-цифрового преобразователя 1 соединен с входной шиной 2, а разрядные выходы с входами блока 3 сравнения, выходы которого соединены с группой информационных входов 4 запоминающего устройства 5, вход записи 6 и вход адреса 7 которого соединены с выходом управления 8 блока 3 сравнения и через элемент 9 задержки с вторым входом триггера 10. Вход управления 11 аналого-цифрового преобразователя 1

997245 соединен с выходом генератора 12 и с входом синхронизатора 13,.выход которого соединен с входом синхронизации 14 блока 3 сравнения и с входом счетчика 15 адреса. Группа 16 мпадших разрядов счетчика 15 адре- 5 са соединена с группой информационных входов 17 запоминающего устройства 5. Выход старшего разряда группы 16 через формирователь 18 соединен с первым входом триггера 10 и 10 с входом элемента задержки 19, выход которого через формирователь 20 соединен с входом записи 21 запоминающего устройства 22. Выход триггера 10 соединен с входом формирователя 23 и с дополнительным информационным входом 24 запоминающего устройства 5, выходы адреса 25 которого соединены с входами устройства 26 обнаружения заполнения памяти, выход которого соединен с вторым входом элемента ИЛИ 27. Выход формирователя 23 соединен с входом адреса

28 запоминающего устройства 22, выходы адреса 29 которого соединены с входами устройства 30 обнаружения заполнения памяти, выход которого соединен с первым входом элемента

ИЛИ 27. Выход элемента ИЛИ 27 соединен с входом блока 31 управления приемом данных, выход которого соединен с входом управления 32 блока

3 сравнения. Группа старших разрядон 33 счетчика 15 адреса соединена с информационными входами 34 запоминающего устройства 22. Группа вы- 35 ходов 35 запоминающего устройства 5, соответствующая группе входов 4, группа выходов 36 запоминающего устройства 5, соответствующая группе входов 17, группа выходов 37 запо- 4р минающего устройства 22 и дополнительный выход 38 запоминающего устройства 5, соответствующий дополнительному информационному входу 24, соединена соответственно с группа- 45 ми выходных шин 39 — 41 и с дополни— тельной выходной шиной 42.

Измерительная система работает следующим образом..

Перед началом измерения по внешней команде, поступающей на блок 31 управления приемом данных, последний с помощью входа управления 32 блокирует работу блока 3 сравнения.

Эапоминающие устройства 5 и 22 устанавливаются внешними сигналами в исходные состояния и переводятся в режим записи.

По внешней команде, поступающей .на блок 31 управления приемом данных, последний с помощью входа уп- 60 равления 32 разблокирует работу блока 3 сравнения и переводит измерительную систему в режим измерения.

В режиме измерения входной сигнал поступает через входную шину 2 на 65 вход аналого-цифрового преобразователя 1, В момент прихода импульса с выхода генератора 12 на вход управления 11 аналого-цифрового преобразователя 1 последний выдает зарегйстрированный им код величины входного сигнала на вход блока 3 сравнения.

Импульсы генератора 12, пройдя через синхронизатор 13, осуществляющий их временную трансформацию, поступает на вход счетчика 15 адреса, уве» личивая всякий раз -его состояния на единицу, и на вход синхронизации 1À, синхронизируя прием кода с аналогоцифрового преобразователя 1 блока 3 сравнения. Если код, полученный в данный момент времени блоком 3 срав нения, отличается от полученного им ранее, что соответствует появлению значащей выборки, блок 3 сравнения передает значащий код на группу информационных входов 4 запоминающего устройства 5, на группу информаци онных входон 17 которого поступает информация с группы младших раэрядон 16 счетчика 15 адреса. Вместе с тем на ныходе управления 8 блока 3 сравнения вырабатывается импульс, поступающий на вход адреса 7 запоминающего устройства 5, изменяющий в нем адрес, а также поступающий на

его вход записи 6 и осуществляющий запись н запоминающее устройство 5 по новому адресу величины сигнала с группы информационных входов 4 и младшую часть ее временного адреса с группы информационных входов 17. Одновременно с дополнительного информационного входа 24 в дополнительный разряд запоминающего устройстна 5 записывается состояние триггера 10.

С выхода 8 блока 3 сравнения импульс поступает через элемент 9 задержки на вход триггера 10, устанавливая его в нулевое состояние после записи информации в запоминающее устройство 5..При переполнении группы младших разрядов 16 счетчика адреса 15, от старшего разряда этой группы срабатывает формирователь 18. Импульс формирователя 18 устанавливает триггер

10 в состояние "1". При этом срабатывает формирователь 23, импульс которого поступает на вход адреса 28 запоминающего устройства 22 и устанавливает в нем новый адрес. Через время, определяемое элементом задержки 19, и необходимое для установки адреса, запускается формирователь 20.

Импульс формирователя 20 поступает на вход записи 21 запоминающего устройства 22, осуществляя запись по установленному в нем адресу состоя ния группы старших разрядов 33 счетчика 15..адреса, поступающего на информационные входы 34.

997245

В дальнейшем при отсутствии значащих выборок и импульсов на выходе управления 8 устройства 3 сравнения по мере появления перепопнений группы младаих разрядов 16 счетчика 15адреса. срабатывает формирователь. 5

18, импульс которого. подтверждает единичное состояние триггера 10 и, пройдя элемент задержки 19 и формирователь 20, поступает на вход эапич си 21 запоминающего устройст ва 22. 10

При этом в,запоминающее .устройство

22 всякий раэ по одному и: тому,же адресу, последовательно замещая друг друга, записывается .состояние группы старших разрядов 33 счетчика 15 адреса, При появлении значащей. выборки на выходе управления 8 блока 3 сравнения появляется импульс, осуществляющий запись величины сигнала. и младшей части адреса в запоминающее устройство 5. По,дополнительному информационному входу, 24 при этом записывается "1". Пройдя элемент 9 задержки, импульс с выхода управления 8 блока 3 сравнения после окончания записи в запоминающее устройст.— во 5 срабатывает триггер 10 в нулевое состояние.

В случае, когда за время между двумя. последовательными значащими . выборками переполнения группы млад .ших разрядов 16 счетчика 15 адреса не происходит, информация записывается только в запоминающее устройство,5, причем с дополнительного ин- 35 формационного входа 24 записывает ся "0" .

Таким образом, срабатывание формирователя 18 и запись информации в запоминающее устройство 22 производит- 4р ся периодически при каждом переполнении группы младаих разрядов.16 счетчика .15 адресов, причем изменение адреса, предшествующее записи, производится только в случае, когда пе- 45 реполнению группы 16 младших разрядов предшествовало появление значащей выборки, записываемой в запоминающее устройство 5.

Адрес по которому производится .запись информации в запоминающее устройство 5 с выхода адреса 25, поступает в устройство 26 обнаружения эаполнения памяти . Адрес, по которому производится запись в запоминаю55 щее устройство 22, с выхода адреса

29 поступает в устройство обнаружения заполнения памяти 30. При запол» ненни одного из запоминающих устройств 5, 22 сигнал с выхода устройства заполнения памяти 26 или 30 60 через элемент ИЛИ 27 поступает на вход блока 31 управления приемом данных, который через вход управления 32 блокирует работу блока 3 сравнения и прекращает процесс изме- 65 рения. Внешняя команда, поступающая на блок управления приемом данных 31, подтверждает блокировку блока 3 сраВнения, после чего запоминающие устройства 5 и 22 переводятся в исходные состояния и устанавливаются в режим считывания., Считывание. информации производится следующим образом.

Информация, считанная по первому адресу запоминающего устройства 5 с группы выходных шин 39, соответст— вует первому значению величины измеряемого сигнала А .,Информация, считанная по этому же .адресу с группы выходнйх шин 40;, соответствует младшим разрядам временного адреса.

Если с дополнительной выходной шины 42 при этом считан."0", то старшие разряды временного адреса берутся из предыдущего считывания при считывании первой. выборки принимаются равными нулю). Если с дополнительной выходной шины считана "1", то старшие разряды временного адреса данной значащей выборки считываются с выходных шин 41 по. первому адресу запоминающего устройства 22.

Затем адрес в запоминающем устройст ве 5 увеличивается на 1, а если производилось считывание информации с выходных щин 41, то увеличивается и адрес в запоминающем устройстве 22.

Аналогичным образом производится считывание информации из запоминающих устройств 5 и 22 до извлечения всех значащих выборок,. количество которых ограничивается объемом запоминающих устройств 5 и 22.

Временная диаграмма, иллюстрирующая работу устройства, в режиме измерения приведена на фиг. 2 (43-56), где 4 3 — измеряемый входной сигнал, поступающий на входную шину 2; 44 поступление по внешней команде с блока управления, приемом данных 31 на вход управления 32 блока 3 сравнения разрешающего сигнала, начинающего процесс измерения; 45 — моменты поступлення синхроимпульсов с выхода генератора 12 и появления кодов на выходах аналого-цифрового преобразователя 1; 46 — изменение младших разрядов 16 счетчика 15 адреса для случая, когда группа 16 содер жит два разряда (величина необходимой зад"ржки относительно импульсов генератора 12.обеспечивается синхронизатором 13); 47 — изменение старших разрядов 33 счетчика адреса 15;

48 — импульсы формирователя 18, срабатывающего при каждом переполнении младших разрядов 16 счетчика 15 адреса, 49 - изменение состояния дополнительного информационного входа 24 запоминающего устройства 5 и триггера 10, устанавливающегося в единичное состояние при каждом переполнении

9 997245 10

Источники информации,. принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 451188, кл. Н 03 К 13/02, 1975 °

2. Воздушно-космическая телеметрия, Перевод с англ. под ред. Трофимова К.Н., 1968, Воениздат, с. 200206, рис. 4, 17 (прототип).

60 формула изобретения

Измерительная си стема, содержащая аналого-цифровой преобразователь, разрядные выходы которого через блок сравнения соединены с первой групмладших разрядов 16 счетчика 15 ад- пой информационных входов первого еса и устанавливающегося в нулевое . запоминающего устройства, входы зареса состояние при появлении значащей вы- писи и адреса которого соед сое инены с борки, 50 — моменты появления эна- выходом управления блока .сравнения, чащих выборок и импульсов на выходе вход управления которого соединен управления 8 устройства 3 сравнения, 5. с выходом блока управления приемом

51 - некие адреса в запоминаю- данных, вход управления аналого-цифро- изме инеи с выустройстве 5 происходящее при вого преобразователя соедин каждой значащей выборке," 52 — момен- ходом генератора и с входом хр син оты записи информации в запоминающее низатора, выход которого соеди,ен с устройство 5; 53 — сигнал, поступаю- )0 входом синхронизации блока сравнения щий с выхода элемента 9 задержки, и с входом счетчика адреса, группа

54 - импульсы формирователя 23, сра- младших разрядов которого соединена батывающего при переходе триггера 10 с второй группой информационных вхо" в единичное состояние, 55 — измене- дов первого запоминающего устройства, ние адреса в запоминающем устройст- 5 выходы адреса которого соединены с

22 п оисходящее под действием им- входами первого устройства обнаружения заполнения памяти, а п р е ваяи менты записи информации в запоминаю- вторая группы выходов первого запоминающего устройства соединены соКак следует из эпюр фиг. 2, за- ответственно с первой и в р ру то ой г и.20 лись информации в запоминающее уст- лами выходных шин, о т л тли ч аюойство 22 происходит в детермениро- щ а я с я тем, что, с целью повыванные моменты времени независимо щения надежности, введены второе заот статического характера появления поминающее устройство, второе устройзначащих вы оро борок с блока 3 сравне- ство обнаружения заполнения памяти, 25

И И ва элемента ния, причем период записи t11ñoñòàB- триггер, элемент Л, два эле ляет задержки и три формирователя, причем

2 1 выход старшего разряда группы младt ших разрядов счетчика адреса через

2 г f первый формирователь соединен с перл ы мл 0 вым входом триггера и с входом перго элемента задержки выход которесов каналов динен с входом записи второго зarrow— частота генератора 12. ст ойства информационные

Такое соотношение позволяет исина ° ее стройство 35 ходы которого соединены с выходами пользовать залом ющ, у вхо к г ппы старших разрядов счетчика ад22 с 2 раз меньшем быстродействием группы стар реса, а выходы - с входами второго чем запоминающее устройство 5. ю его ст ой- устро ства о и обнаружения заполнения

Число слов запомина щ у р памяти д торого соединен с перства, с учет

22 с четом статистического памяти, выход которого со

40 вым входом элемента ИЛИ, второй вход характера п у ост пления значащих вибо- в торого соединен с выходом первого рок, может быть ме ь еньше числа слов за- ко устройства обнаружения заполнения поминающего устройства 5. памяти, выход — с входом блока управИспользование второго запоминаюления п иемом данных, выход управлещего устройства, т выполненного на ния блока сравнения через второй ле ия пр элементах, быст одействие которых 45 р элемент задержки соединен с вторым в 2 раз ьш б с родейств я ментов известной иэм р э е ительной сисинен с дополнительным информационтемм, второго ус т ого стройства обнаружения динен с доп ным входом первого запоминающего устзаполнения памяти, триггера, схемы и через третий формирователь

ИЛИ, двух элементов задер P 50 жки и т ех ро ства и че еса второго запоминающелей в их связи с извест- с входом адреса второго п формирователе в их я го устройства,, выходы которого соеными блоками- суш ественно повышает нанены с третьей группой выходных дежность за счет того, р что л едлагаешин, при этом дополнительный выход мая измерительная система позволяет отказаться от выло с дополнительной выходной шиобъема памяти на элементах с высоким динен с доло быстродействием, а также за счет уме- ной. ньшения суммарного объема памяти.

2 3 4 f 6 7 8 8 © ff f2 «3 N 6 15 !7 f 1J 2РИ

0 0 1 2 Д D f 2 Я д 1 g 7 Ю 1 2 У Р 1 Я,У

Р ю Р д д 1 1 1 1 2 g g g Р 2 Р У 4 < Ф

98 из

51

52

Я

Х6

Составитель А. Кузнецов

Редактор Е. Дичи нская Техред М. Гергель Корректор В. Прохненко

Заказ 958/77 Тираж 934 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", r. Ужгород, ул .Проектная, 4